存算一体芯片生产制造流程与传统AI芯片的差异是什么？

随着人工智能的热潮席卷全球，作为人工智能的核心引擎的AI芯片也变得炙手可热。而采用非冯·诺依曼创新计算架构的存算一体芯片，从设计到验证、生产制造，也都吸引了行业内外的关注。从新架构的落地和应用的角度来看，存算一体与传统AI芯片的异同点在哪里？这些异同点对最终芯片产品的影响是什么？

本期我们邀请了后摩智能的研发和验证工程师，为我们解答后摩的存算一体芯片从设计到制造全流程：作为AI芯片中的一种创新架构，后摩智能的存算一体芯片采用的是底层无侵入式创新，在芯片的验证、制造封装环节上与传统AI芯片没有本质性区别，只需要单独针对存算IP进行开发、交付与验证。

 

Q1►  存算一体芯片的设计过程是怎样的？这些过程与传统AI芯片的差异是什么？

A:存算一体芯片的设计过程大致如下：

（1）根据产品定义确定存算一体芯片架构；

（2）存内计算IP的设计；

（3）存算一体芯片架构的建模设计和制定；通常（2）和（3）并行。

（4）存算一体芯片的前端验证、IP集成和物理实现、后仿验证等。

跟传统AI芯片差异主要在于，需要对于存内计算IP进行单独的开发和交付，并需要结合存内计算IP的特性对整体芯片架构进行大量的迭代等。

Q2►存算一体芯片的验证流程包括哪些步骤？

A:一般芯片验证从层级上可以大概划分为IP level，Subsystem level，和SoC level的验证；根据项目的阶段可以分为前端验证和后端验证；验证手段包括直接验证，随机验证，通过ref model检查或者断言检查等；

对于存算一体芯片，验证流程和方法学和一般AI芯片相同，只是在某些阶段会额外增强，确保芯片功能正确，性能满足要求。

存算一体芯片核心计算单元是自研电路实现，如果将该部分电路和其他数字电路一起仿真，需要采用数模混合仿真，只靠这点的话，仿真速度无法接受。设计团队开发专门的model替代存算电路用于Subsystem及SoC Level验证，验证团队会搭建专门的验证平台及Ref Model，验证该Model的功能正确性。

对于存算电路，会有一个wrapper，验证会基于该wrapper搭建存算一体芯片特有的数模混仿TB，在该TB上验证数字逻辑和存算电路的接口时序及存算电路的功能正确性。对于接口时序会开发大量的断言检查时序，对于功能则使用开发好的ref model检查。

在后仿阶段，因为仿真效率的原因，依然使用专门的model替代存算电路，但是会从存算电路中抽取实际的timing数据，反标到model接口上，完成数字电路和存算电路的接口timing检查。

通过以上方式，在确保功能正确，性能满足要求的同时，验证效率也不会损失，满足项目进度要求。

Q3► 存算一体芯片的制造过程是怎样的？与传统AI芯片是否一致？

A:存算一体的AI芯片创新主要是底层计算单元架构和设计上的创新，通过存储单元增加运算功能，消除内存墙以达到提高系统能效和计算速度的目的。

在晶圆制造方面，相对于传统AI芯片（大部分是GPGPU）没有本质差别。存算的一个优势是不需要昂贵的尖端晶圆工艺（5/3 nm），可以使用更为成熟可靠的晶圆工艺。

后摩智能在研发的技术和产品，依据存算一体的存储单元类型，可以分为SRAM存算，RRAM和MRAM存算等，在晶圆制造这一块是完全兼容目前的主流逻辑工艺。

业界还有DRAM和Flash单元为基础的存算，这会带来更复杂的生产制造和良率提升流程。

以目前发布的SRAM存算SoC后摩鸿途H30为例，采用12nm成熟的逻辑工艺和对应的版图设计规则 ，没有增加特殊的晶圆生产工艺和设备。

电路设计使用成熟的标准单元工艺库文件和晶体管器件，及相应的物理设计和签核规则。由于没有引入额外的光罩，在生产周期，光罩和晶圆成本上和传统芯片一致，后续在产能扩充和良率提升上也更为友好。

Q4► 存算一体芯片的封装和测试过程如何进行？

A:存算一体芯片的封装工艺与传统的AI 芯片相比没有本质区别。

存算的一个优势是芯片更小，可以使用业界更为成熟的封装产线和封装形式，外形尺寸、基板和BOM也是成熟且可靠。

目前发布的后摩鸿途H30采用FCBGA 40*40mm封装，球间距为0.8mm。相对于传统的GPU类大芯片的复杂基板结构，封装基板显著减少了基板层数，成本，良率和交期更优。同时采用了优化后的高强度的基板核芯材料和ring环，对大封装芯片常见的翘曲有很好的改善，对SMT良率和PCB失效也非常有益。

存算一体芯片的ATE 自动化测试和传统的AI 芯片相比，也没有区别，采用开发的成熟的93000 (俗称93K) 测试机平台进行三温测试。

在后摩鸿途H30上，DFT部门开发了业界领先的针对存算模块的测试向量Cbist（BIST of Computing in memory），能对存算单元进行内建自测试，减少了对测试机配置和资源的要求，节约了测试时间，可以对芯片的算力进行出厂测试和分档。其余的chain，stuck at，mbist等DFT和IP 测试均和传统芯片类似。由于存算一体芯片SRAM类型的器件占比相对传统芯片较多，也优化了芯片SRAM的自修复功能设计和测试，进一步提升良率。