LogiCORE IP AXI UART 16550内核简介

PG143中文文档简介

LogiCORE IP AXI 通用异步接收发送器 (UART) 16550 连接到高级微控制器总线架构 (AMBA) AXI，为异步串行数据传输提供控制器接口。该软 IP 核旨在通过 AXI4-Lite 接口进行连接。

本文档详述的 AXI UART 16550 集成了带 FIFO 的PC16550D 通用异步接收器/发送器数据表 [参考文献 1] 中描述的功能。

AXI UART 16550 IP 核实现了 PC16550D UART 的硬件和软件功能，可在 16450 和 16550UART 模式下工作。有关完整的详细信息，请参阅带 FIFO 的 PC16550D 通用异步接收器/发送器数据表 [参考文献 1]。

AXI UART 16550 内核对接收到的字符进行并行到串行转换。AXI UART 16550 能够发送和接收 8、 7、 6 或 5 位字符， 2、 1.5 或 1 个停止位，奇 偶 校 验 或无奇偶校验。AXI UART 16550 能够发送和接收 8 位、 7 位、 6 位或 5 位字符， 2 位、 1.5 位或 1位停止位，奇数、偶数或无奇偶校验。AXI UART 16550 可以独立发送和接收。

AXI UART 16550 内核具有内部寄存器，用于监控其在配置状态下的状态。该内核可发出接收器、发送器和调制解调器控制中断信号。这些中断可进行屏蔽和优先级排序，并可通过读取内部寄存器来识别。该内核包含一个 16 位可编程波特率发生器和独立的波特率发生器、16 个字符长度的发送和接收 FIFO。可以通过软件启用或禁用 FIFO。

AXI UART 16550 内核的顶层框图如图 1-1 所示

  PG143中文文档前20页预览

 

 

　　审核编辑：汤梓红