MOS驱动振荡模型及开关暂态分析

模拟技术

2411人已加入

描述

下图是一款DCDC电源初样,测试时发现上电,或带大载时出现炸机,示波器测试驱动IC输入端

波形,发现严重振荡,检查PCBlayout,发现驱动走线回路与功率回路出现交叉,且由于考虑到

过认证,打静电和EFT,使得GPS MCU等数字地线和驱动地线,选通IC地都接到电池地 ,按照通常的反激电源

layout经验走线 使得选通IC到驱动IC走线环路面积非常大;后割断原来走线,用双绞线代替原来走线,

再也没出现炸机情况

示波器

示波器

示波器

下面从理论简易分析为什么减少回路面积可以减少驱动振荡?

示波器

MOS驱动回路可等效为RCL二阶振荡模型

示波器

示波器

示波器

示波器

对于一定开关频率,减小Q值,则可以减少振荡时电压幅值,如何减少Q值?

1、减少L 2、增大C 3、增大R 在后续仿真加以验证

示波器

驱动电路PCBlayout要点:

1、避免驱动回路与功率回路重叠,

一方面重叠会增加功率回路与驱动

回路寄生耦合电容面积,另一方面增加了

耦合磁路面积

2、减少驱动回路面积;就近GS放置电容;分离

驱动回路source极和功率回路source极

示波器

示波器

如何减少寄生电感?

示波器

L:自感感量

N:电感匝数

示波器

:相对磁导率

Ae:磁路等效截面积

u:磁导率

l:磁路等效路径长度

由上述电感计算公式可知:减少寄生电感方法有 (对于驱动回路匝数N为1)

1:减少相对磁导率

2:减少回路面积

3:增加磁路长度

在实际PCB Layout中 ,驱动电路通过差分对走线的方式减少驱动回路面积

如下图,则可通过走差分对尽量的形式,减少驱动回路Ae面积,同时驱动IC的地线与MOS管source极直接相连

另外对于半桥而言DRV1与DRV2驱动时序刚好相差180度,也即磁通方向刚好反向可运用空间耦合方式减少等效磁导率从而减小寄生电感,反之可以降低对外辐射。

示波器

仿真原理图如下 软件平台:PSIM 9.04

示波器

实际仿真

示波器

与图一相比,只是将驱动的source与mos的source直接相连,振荡明显减小

示波器

与图二相比,将驱动回路杂散电感由0.1uH增大到1uH,振荡加剧

示波器幻灯

与图三相比,增加GS电容到27nf,振荡减小

示波器

将Rg增大到10ohm,驱动回路寄生电感减少到0.001uH后,振荡消失

示波器

MOSFET开关暂态分析

示波器

示波器

示波器

示波器

示波器

示波器

示波器

示波器

示波器

示波器

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分