日月光推出整合设计生态系统IDE

日月光半导体(日月光投资控股股份有限公司成员 - 纽约证交所代码：ASX)于2023年10月3日发表推出整合设计生态系统(Integrated Design Ecosystem，简称IDE)，这是一个透过VIPack平台优化的协作设计工具，以系统性地提升先进封装架构。这种最新的设计可以从单片SoC到内存的多芯片拆分的IP区块无缝转换，包括小芯片和整合内存的2.5D和先进扇出型封装的结构。日月光整合设计生态系统实现了提升设计效率最高可缩短50%周期，并为设计质量和用户体验重新定义新标准。将此创新的封装设计工具能力整合到的工作流程中，大大缩短周期时间，同时降低客户的成本。

强化整合设计生态系统的特色是跨平台互动，包括图面设计和验证，先进多重布线层(RDL)和硅高密度中介层(Si Interposer)自动绕线，运用嵌入式设计规则查验(DRC)和封装设计套件(Package Design Kit，简称PDK)到设计工作流程中。例如，Fan Out Chip on Substrate - Chip Last(FOCoS-CL)封装的设计周期时间缩短约30~45天，突破设计周期限制，完成重要的里程碑。

现今半导体技术路线图涵盖复杂性能要求，进而驱动先进封装发展趋势，同时也带来特有的封装设计挑战。小芯片(chiplet) 和异质整合的发展正催生技术界限拓展，增加对创新设计流程和电路级模拟需求，以加速完成复杂设计。日月光推出整合设计生态系统，以应对其VIPack平台技术设计挑战，并缩短客户上市时间的同时，大幅提高了设计效率和质量。

日月光整合设计生态系统减少整体设计周期时间，采用以下两种协同工作流程：

跨平台互动（图面设计和验证）：

日月光与领先的EDA工具供应商合作，解决在不同平台上运作时可能出现的软件和格式兼容性问题。

图面设计和验证在设计工作流程中都是不可缺少但却耗时的迭代过程。设计的复杂性可能导致在第一次设计版面中出现成千上万的验证错误。需要花费人力和时间，在整个设计和验证阶段中持续和反复来解决每个错误。

日月光已经简化多个EDA供应商之间的兼容性，以简化图面设计和验证过程，缩短50%的周期时间。

 高密度中介层(先进晶圆多重布线RDL与硅中介层Si interposer)自动绕线：

在先进晶圆级RDL/Si中介层设计图面阶段加入自动绕线和嵌入式设计规则查验，许多工作可以自动化进行，进而使周期时间缩短50%。

随着设计过程扩展到硅和基板之外，需要运用新方法来增强设计效能与电性性能，才能在晶圆级RDL或Si中介层中成功设计信号与电源系统布局。

日月光整合设计生态系统非常适合优化VIPack结构设计，针对人工智能和机器学习、高性能运算、5G通信网路、自动化驾驶和消费性等电子产品。

“日月光整合设计生态系统的推出，提升封装设计效率，更证明我们致力于提供客户所需的性能、成本和上市时间优势，以保持竞争力。日月光在2.5D耕耘近十年，随着封装复杂度不断上升，整合设计生态系统的新设计方法让日月光在同业中更独具匠心。”

— 洪志斌博士 | 日月光研发副总

“我们的业务建立在推动技术和创新的基础上，以为客户提供更大价值，日月光一直极力与EDA生态系统更紧密合作，协助推动设计工具的改善，为先进封装创意带来前所未有的性能和效率。”

— Yin Chang | 日月光销售与营销资深副总

日月光整合设计生态系统(IDE)支持VIPack，是一个与产业路线图维持一致且不断扩展中的平台。整合设计生态系统的封装设计套件 (IDE PDK)在签订保密协议(NDA)下，已经可以提供相关服务。

 

审核编辑：汤梓红