FPGA测试面临哪些挑战？测试方案是什么？

 

点击上方蓝字关注我们

 

大容量、高速率和低功耗已成为FPGA的发展重点。

嵌入式逻辑分析工具无法满足通用性要求，外部测试工具可以把FPGA内部信号与实际电路联合起来观察系统真实运行情况。

随着FPGA技术的发展，大容量、高速率和低功耗已经成为FPGA的发展重点，也对FPGA测试提出了新的需求。本文根据FPGA的发展趋势，讨论了FPGA测试面临哪些挑战？测试方案是什么？

FPGA处于高速发展期

FPGA技术正处于高速发展时期。目前其产品的应用领域已经扩展到通信、消费电子、汽车电子、工业控制、测试测量等各个领域。从长远来看，FPGA的发展呈如下趋势：

第一，更大容量。容量是FPGA最基本的技术参数，也是市场发展的焦点。每次新工艺芯片的发布，都意味着芯片容量的增加，也都会为FPGA拓展新的应用领域。因此，无论是哪个FPGA厂家，哪种类型的产品，都在瞄准这个方向而努力。

第二，更高速度。随着多媒体技术的广泛应用，当今大多数系统的瓶颈是数据引起的I/O带宽问题。为了进一步推广FPGA的应用，当今流行的FPGA都可以提供各种高速总线。而为了解决高速数据传输的问题，FPGA通过集成SerDes提供高速串行I/O，为各种不同标准的高速传输提供极大的灵活性。

第三，更强的动态可编程能力。随着FPGA的广泛应用，FPGA平台渐渐成为部分系统的核心。而随着系统日益复杂和性能进一步提高，不断缩短的产品生命周期和上市时间，不断完善的协议标准，以及不断提出的平台优化需求，都需要FPGA具有更强的动态编程能力。

第四，低功耗。功耗已经成为所有电子产品无法回避的主要问题。对于FPGA而言，功耗也是其无法取代专业ASIC的一个主要原因。这也直接决定了所有以电池供电的手持式应用都基本无法直接使用FPGA，如智能手机、平板电脑等主流消费电子类产品。

FPGA测试成业界重点

相比于FPGA芯片的飞速发展，对于FPGA的测试已经越来越成为业界的重点和难点。简单而言，对FPGA测试的挑战主要在如下几个方面：

第一，FPGA功能的不确定性。FPGA电路结构与一般ASIC电路不同，在没有进行编程下载配置前，FPGA的功能是不确定的。这也是为什么FPGA无法完全采用ASIC测试方案的原因。要完成FPGA的测试需要对FPGA进行编程，使芯片实现相应的逻辑功能，并在I/O上施加相应的测试向量，再通过相应工具判断其响应是否正确。因此，采用何种测试电路、何种测试方案及测试向量，如何利用测试工具使编程次数和编程速度最少，是短时间内完成FPGA测试的主要问题。

第二，测试工具的选择和应用。嵌入式逻辑分析工具和外部测量工具是很多客户的选择。简单而言：嵌入式逻辑分析工具一般由FPGA厂家自行提供，其优点在于价格便宜，但却无法具有测试所需的通用性要求。而且从分析方式、存储能力等角度来看，嵌入式逻辑分析工具都弱于通用性更强的外部测试工具。而对于外部测试工具而言，除了可以提供更好的通用性，也可以把FPGA内部信号与实际电路联合起来观察系统真实运行的情况。当然，外部测试工具价格比较昂贵，也可以用于其他电路系统测试需求。

第三，高速信号的信号完整性和时钟抖动分析。随着FPGA工艺的发展，FPGA的I/O信号速率越来越高。对于高速I/O信号的完整性分析，我们希望得到最精确的特性，也希望能够对偶发的错误信号进行快速有效的捕捉和获取。在此基础上，高灵敏度的检测工具也是保证高速信号完整性必不可少的手段。另外，利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心。在实际使用过程中，由于参考时钟稳定性、内部PLL、并串转换和高速输出缓存以及硬件电路本身的噪声都会引起时钟抖动。因此对时钟的测试也是FPGA非常重要的部分。

基于外部测试工具提供方案

测试仪表厂商主要提供基于外部测试工具的测试解决方案，可以满足如高速信号的完整性及系统时钟抖动的相关测试需求，此时使用的主要测试仪表为示波器。

对信号进行高保真测试，对于示波器而言，需要高性能的射频前端以保证检测信号的灵敏度及优异的本底噪声。此外，相比于传统模式通过交错技术由多个ADC实现的高采样率系统，单核高采样率ADC可以保证最小的信号失真和提高测试的动态范围，并且进一步提升测试的有效比特位以达到信号完整性分析的目的。

对高速串行信号和时钟进行测试和验证，最基本的工具是通过示波器进行眼图和抖动测试。因为眼图能够非常直观的反映一条被测信号路径上的整体信号质量问题。

使用示波器对高速信号进行测试，带宽是其最基本的需求。根据信号的传输速率和上升时间，尽量选择高带宽的示波器，这样测试结果才能保留足够多的谐波分量，构建高精度的眼图测试结果。通过示波器进行眼图和抖动测试时，采集的数据量的大小非常关键，高速内存不仅决定了测试样本数目的多少，也决定了示波器能够测试的抖动的频率范围。

除示波器外，对于多路被测信号而言，逻辑分析仪和MSO混合示波器也是FPGA的主要外部测试工具，其工作原理与示波器基本一致。而相应工具包的使用，也可以大大提高外部测试的准确性和工作效率。

FPGA测试已经成为业界关注的焦点，基于外部测试工具，目前R&S的RTO已经可以提供高速信号完整性分析及抖动测试方案，以满足客户的测试需求。

      精彩推荐       至芯科技FPGA就业培训班——助你步入成功之路、10月29号西安中心开课、欢迎咨询！ 什么是数字中频？FPGA怎么实现数字中频？ 以太网数据传输硬件设计实现扫码加微信邀请您加入FPGA学习交流群  

 

 

 

欢迎加入至芯科技FPGA微信学习交流群，这里有一群优秀的FPGA工程师、学生、老师、这里FPGA技术交流学习氛围浓厚、相互分享、相互帮助、叫上小伙伴一起加入吧！

 

点个在看你最好看

 

 

 

 

---

原文标题：FPGA测试面临哪些挑战？测试方案是什么？

文章出处：【微信公众号：FPGA设计论坛】欢迎添加关注！文章转载请注明出处。