随着 SoC 设计的复杂性与日俱增,SoC 的系统级功耗估算的重要性显著提高。系统级 RTL 功耗分析有助于在设计阶段的早期确定最坏情况下的系统功耗方案。RTL 功耗分析工具有助于分析大型设计的功耗,并且与门级分析相比,提供数据的速度要快得多。
.lib、FSDB/SAIF/STW/QWAVE
或SPEF等文件中的输入数据如果存在问题,则针对大型系统的功耗估算可能造成严重的延迟(图 1)。用户可以插入检查点检查数据完整性来标记这些问题。这些检查点有助于在用户偏离目标太远之前提前捕捉并修复问题,并且可以尝试生成一次正确的功耗数据,从而节省浪费在失败的尝试上的大量时间。
图 1:旧方法
在设计构建和原型阶段拥有一种自动输入限定方法来执行各种数据完整性检查,这一点至关重要。这将确保在更快的迭代中,输入数据仍具有高保真度,并产生具有相关性的功耗数据。 西门子 EDA 的 PowerPro 解决方案为 RTL 设计人员提供了全面的功能集来实现低功耗设计。PowerPro 提供适用于 RTL 和门级设计的功耗估算、可在 RTL 开发期间快速查找功耗问题的早期功耗检查,以及可优化功耗设计的时钟和内存门控(图 2)。
图 2:新方法
审核编辑:汤梓红
全部0条评论
快来发表一下你的评论吧 !