SSC扩频时钟概述和主要参数

一、SSC概述

1）SSC英文全称：Spread Spectrum Clocking，中文名扩频时钟。

2）SSC目的：为了降低与信号基频相关（包含信号本身以及谐波）的EMI（Electromagnetic interference）辐射，以减少系统之间的干扰。

3）SSC手段：通过一个较低的频率来调制信号，使得信号的频谱在基频附近被扩展，窄带的周期信号被扩展为宽带信号，且信号基频和谐波的峰值能量显著降低。

4）SSC缺点：扩频信号比未扩频信号增加了抖动。

5）SSC应用：广泛用于微处理器、PCIe、USB等时钟。

二、SSC扩频时钟主要参数

1）扩展率δ：频率扩展变化的范围Δf与原CLK频率(fc)的比值，一方面，频率变化范围越大，其能量分布就越宽，EMI抑制能力会越强，但因为系统对于输入时钟有一定的频率范围要求，因此扩展率不宜过大，否则会使得实际时钟超过系统额定频率，一般δ在0.5%~2.5%之间；

2）扩频类型：向下扩频、中心扩频或向上扩频，一般选择向下扩频，偶尔使用中心扩频；

向下扩频up spreading: δ = -Δf /fc x 100%，扩频的频率变化范围≤基准频率，其最大频率等于基准频率；

中心扩频center spreading: δ = ±1/2Δf/fc x 100%，扩频的频率变化范围围绕基准频率变化，其中间频率等于基准频率；

向上扩频down spreading: δ = Δf/fc x 100%，扩频的频率变化范围≥基准频率，其最大频率等于基准频率；

3）调制率fm：用于确定扩展时钟频率变化的周期/变化速度，在该周期内CLK频率变化Δf 并返回到初始频率fc，通常情况下调制率选择33KHz。

4）调制波形：代表扩展时钟频率随时间的变化曲线，可以为正弦波、三角波、非线性的Hershey kiss波等。

总结：如上图所示，扩展率表征扩频时钟的频率变化范围；扩频类型表征扩频时钟的频率是往小了变化，还是往大了变化；调制率表征扩频时钟频率变化的速度，多长时间从扩频时钟的频率最小变为最大；调制波形表示扩频时钟的频率变化不一定是线性的，可以是正弦波等非线性方式。

三、SSC扩频时钟抑制EMI示意

1）无扩频信号-100MHz方波

如上图所示，100MHz的方波其功率在0.5dBm，高功率的载波信号会导致辐射发送和电磁干扰，如果该信号的平衡或者端接匹配未做好，将进一步导致干扰加大。

对于降低EMI，通常做法比如修改局部电路，增加滤波、或者通过修改产品结构，增加接地屏蔽等，这些方法主要通过改变或者切断辐射的路径来降低，这些方法也会带来额外的成本开销，扩频SSC技术是一种相对廉价的解决方案，其思路是用较宽频上较低功耗的频谱来替代较窄频带上较高功耗的频谱，从而实现从能量源头进行解决。

通过对该100MHz的方波进行扩频，选用的扩频率δ为0.5%，选用的扩频类型为向下扩频，选择的扩频调制率为33KHz，选用的调制波形为三角波，则其频谱如上图。

与原始信号相比，未加SSC时，信号能量非常集中，幅度较大，加了SSC后，信号能量被分散到一个频带范围以内，信号能量的整体幅度也明显降低，大约降低10dBm左右，这样信号的EMI辐射发射就将会得到非常有效的抑制。

四、SSC扩频时钟应用

SSC扩频时钟在PCIe设备中应用广泛，但需要注意下，PCIe的时钟架构一般分为Common Clock Architecture（同源）、Separate Clock Architecture（独立）、Data Clock Architecture（数据），其中Data Clock Architecture用的较少，只有PCIe Gen2和Gen3支持。

同源时钟应用较为广泛，其优点即其对时钟的要求稍微低点，能够支持SSC扩频技术的应用，从而降低EMI；其缺点，其要求时钟到各个PCIe设备的时钟偏差小于12ns,这对于大背板应用存在困难。

独立时钟应用也蛮多，其优点即应用方便，时钟不需要跨连接器和背板等；其缺点，对时钟要求较高，一般不支持SSC扩频，毕竟当时钟信号被扩频后，其实际信号相当于在原始信号上增加了抖动，这个量级的抖动对接收端时钟的恢复有时会有较大困难。

五、SSC扩频时钟缺点

SSC会导致信号的频率产生波动，相当于在原始信号上增加了抖动，因此从示波器看，如果以某一个边沿进行采样基准，会发现其他波形的边沿会左右变化，累加波形余晖显示很粗的其他波形边沿。