XILINX FPGA IP之AXI Traffic Generator

AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列（流量）。它根据IP的编程和选择的操作模式生成各种类型的AXI事务。是一个比较好用的AXI4协议测试源或者AXI外设的初始化配置接口。

ATG（AXI Traffic Generator）IP的GUI如下图所示。

AXI Traffic Generator是一个完全可综合的符合AXI4标准的核心，具有以下特点：

• • 可根据不同的流量配置选项生成和接受数据。
• • 可配置的主AXI4接口地址宽度。
• • 支持读/写主端口之间的相关/独立事务，并具有可配置的延迟。
• • 可编程的重复计数，对于每个事务可以使用恒定/递增/随机地址。
• • 外部启动/停止信号，使得可以在没有处理器干预的情况下生成流量。
• • 在AXI接口上为预定义的协议生成特定IP流量。

该IP的主要特性为：

• AXI4 接口适用于寄存器访问和数据传输；
• 支持多种模式工作（AXI4 Master,AXI4-Lite Master, and AXI4-Stream Master）；
• 高度灵活的数据位宽：32/64/128/256/512 axistream:8-1024；
• 高度灵活的地址位宽：32-64；
• 可为处理器资源较少系统中的系统初始化提供 AXI4-Lite 主接口支持；
• 中断引脚，指示内核已完成流量生成；
• 错误中断引脚，指示内核工作期间出现的错误。可通过读取错误寄存器，了解所出现的错误；
• 内部 RAM（CMDRAM、PARAMRAM 和 MSTRAM）的初始化支持允许用户针对所需的流量特性分析初始化所有 RAM 的内容；

它支持6种工作模式：

如下图所示，在IP生成的时候可以在AXI4选项下选择Advanced、Basic、Static三种模式；

AXI4-Stream模式如下图所示：

如下图所示，在IP生成的时候AXI4-Lite选项可以选择System Init和Test Mode两种模式；