AMD Versal系列CIPS IP核建立示例工程

描述

接着上一篇“AMD Versal系列CIPS IP核介绍”文章来进一步讲解如何来建立CIPS IP核示例工程。

利用CIPS IP核的板卡自动化以及预置功能,生成VCK180 DDRMC基于GUI界面的调试工程。当然该工程亦可以根据AMD官网例程TCL文件来完成。

本文是基于Vivado 2022.1版本进行演示,其他版本界面可能会有细小差异。

Step1 新建工程

工程名字和路径需要字符形式出现,同时路径不能太长。

IP核

Step2 选定工程板卡

由于我们是做DEMO目的,所以板卡选择Versal Prime系列的VMK180;当然也可以选择其他Versal系列的开发板,或者客户自定义。

IP核

Step3 创建Block Design工程

使用Block Design流程可以很方面的增减IP,给设计带来很高的灵活性并节约写代码时间。

IP核

Step4 加入CIPS IP核

IP核

Step5 运行Automation与预置功能

IP核

IP核

Step6 生成工程Diagram

Runing Automation可以自动生成CIPS的已定义的接口,同时可以跟其他IP进行互连,避免人工操作。

IP核

IP核

Step7 设计验证

运行Vaildate Design功能可以检查Block Design设计是否有误;需要把错误全部消除掉才可以进入下面流程。

IP核

IP核

Step8 生成HDL Wrapper

IP核

Step9 生成Device Image

IP核

IP核

IP核

Step10 成功生成Device Image 

IP核

IP核

Step11 导出硬件平台

IP核

成功生成xsa文件后,软件工程师就可以使用xsa进行后续软件开发工作。

审核编辑:汤梓红

 
打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分