阻抗,工程师们都接触过,但能把阻抗说清楚的工程师少之又少。阻抗看似简单,实则难以言表。
下面我们用快问快答的方式,轻松帮你搞懂阻抗!
01 问:什么是阻抗?
答:在有电阻、电感和电容的电路里,对交流电所起的阻碍作用叫做阻抗。阻抗常用Z表示。阻抗由电阻、感抗和容抗三者组成,但不是三者简单相加。阻抗的单位是欧姆。
PCB中的阻抗是指电路板上导线、电源、负载和其他元件之间的电阻抗。PCB阻抗控制是设计PCB电路板的重要环节,以确保电路板性能和稳定性。在高速电路设计中,保持适当的阻抗至关重要,因为不适当的阻抗会导致信号受到严重的噪声干扰。
02 问:什么是单端阻抗?
答:单端阻抗是特性阻抗的一种,它是指电路中单个信号线的阻抗。在单端传输中,信号通过单个信号线进行传输。
03 问:什么是差分阻抗?
答:差分信号线结构用于控制阻抗,驱动端输入极性相反的两个信号波形,由两根差分线传送,接收端减法处理,这种方式在高速数模电路中用于提升信号完整性和抗噪声干扰。
04 问:什么是共面阻抗?
答:共面阻抗是信号线在GND/VCC间传输时的测试阻抗,共面波导是高频和微波电路中常见的平面结构导体线路。共面阻抗与波导的几何形状、导体宽度、介质参数等因素有关,通过调整这些因素可以控制电磁波在共面波导中的传播特性。共面阻抗的大小决定了电磁波在共面波导中的传播特性。
05 问:单端阻抗为什么控制50欧姆?
答:50欧姆是业界默认值,具有便于加工、损耗低的优势,但并非必须的。取决于接口,如75欧姆是远程通讯标准,线缆和天线使用75欧姆时需匹配PCB线路阻抗。特殊芯片可通过改善驱动能力降低阻抗,提高EMI和串扰抑制效果。例如,Intel要求阻抗控制在37欧姆、42欧姆甚至更低。
06 问:差分阻抗为什么控制100欧姆?
答:差分阻抗和单端阻抗的设定具有一定的历史沿革和应用背景。这些阻抗值的确定主要是为了满足特定接口和芯片的需求,以确保信号的稳定传输和良好的电气性能。常见的阻抗值为100欧姆,也有90欧姆和85欧姆的,这些阻抗值的设定可以减少信号反射、干扰和失真,提高信号的传输效率。
07 问:差分线为什么要平行走线?
答:差分线通常采用平行走线设计,以提高抗干扰能力和保持阻抗连续性。这种设计保持两条线之间的耦合程度不变,确保阻抗连续性。
然而,差分线的定义并不要求必须平行。在不采用平行走线设计时,需确保间距大于5W,单线阻抗一致,且外界干扰较小。这样可以实现不平行走线,无需耦合两条线。
在测试夹具中,差分线通常为单端走线,阻抗控制为50欧姆。使用飞线或同轴线连接两条线,只要最终汇集到接收端,也可进行差分传输。
08 问:差分线不做等长可以吗?
答:不可以,差分线最重要的物理规则要求是等长。
差分线等长至关重要,因为接收端对两条线信号进行差异运算。信号为梯形波,不等长的线会导致相位误差,可能导致传输错误。理想信号应为波峰对波谷,但不等长线可能导致相位差异达180度,使传输出错。
即使相位差较小,如30度,也会严重影响眼图,使差模分量转变为共模分量,降低共模抗扰能力。因此,差分线等长是关键指标,通常要求误差不超过5mil,最大允许10mil误差。
09 问:差分对可以不同层走线吗?
答:是可以采用上下两层走线的方式,并且理论上这种方式比同层走线更优。首先,BGA出线更容易实现。更重要的是,通过将差分线分布在不同的层上,可以大大减小玻纤效应的影响。
然而,在实际工程中,由于加工工艺的限制,不同层的走线可能会出现随机误差,导致上下两层走线无法准确重叠。这种误差可能会对差分线的性能产生严重影响,因此这种走线方式有一定的缺陷。
10 问:高速PCB设计那些影响阻抗?
答:
1、线宽:阻抗线宽与阻抗成反比,线宽越细,阻抗越高,线宽越粗,阻抗越低。
2、铜箔:铜箔厚度与阻抗成反比,铜厚越厚,阻抗越低,铜厚越薄,阻抗越高。
3、线距:间距与阻抗成正比,间距越大,阻抗越大,间距越小,阻抗越小。
4、共面:阻抗线距导体的间距与阻抗成正比,间距越大,阻抗越大,间距越小,阻抗越小。
11 问:PCB制版选材那些影响阻抗?
答:
1、介质厚度:介质厚度与阻抗成正比,介质越厚则阻抗越高,介质越薄则阻抗越低。
2、介电常数:介电常数与阻抗成反比,介电常数越高,阻抗越低,介电常数越低,阻抗越高。
3、防焊厚度:防焊厚度与阻抗成反比.在一定厚度范围内,防焊厚度越厚,阻抗越低,防焊厚度越薄,阻抗越高。
12 问:阻抗计算那个工具最方便?
答:当然是华秋DFM啦!华秋DFM阻抗工具自动生成叠层图,支持单独计算某条阻抗和全部计算所有阻抗,还支持反算功能,计算好的阻抗数据可以导出保存,同时导出阻抗计算图和叠层图方便用户存档。
全部0条评论
快来发表一下你的评论吧 !