《RVfpga:理解计算机体系结构》3.0 版本更新上线

描述

《RVfpga:理解计算机体系结构》(以下简称“《RVfpga》”)是Imagination推出的完整RISC-V计算机体系结构课程,该课程针对本科教学设计,包含一整套丰富的教学资料和实践练习,可帮助学生了解处理器架构中的关键要素,包括多个IP 内核,修改RISC-V 内核的方法,以及IP 内核的微架构。

2020年4月我们发布了《RVfpga》中文版1.0,2022年5月《RVfpga》中文版2.0 上线,此次是《RVfpga》3.0 版本。新的部分基于 VeeR EL2 核心,相比之前使用的 EH1 更为精简。这使得原始的练习可以在成本较低的FPGA平台上运行,如 Digilent 的 Basys3 和 Real Digital 的“Boolean Board”。许多大学的实验室以及学生和爱好者已经拥有这些开发板,因此更多用户可以通过《RVfpga》学习计算机体系结构。此外,《RVfpga》3.0 还添加了对 Imagination 拥有的 IDE - Catapult SDK 的支持,同时也支持 PlatformIO。

《RVfpga》3.0 更新细节:

☆ 添加对 VeeR EL2 的支持,该核比 VeeR EH1 更为精简。基于 VeeR EH1 核和 VeeRwolf SoC 的课程材料也包含在此版本中。
 

☆ 增加对低成本开发板的支持,如 Real Digital 的 Boolean Board 和 Digilent 的 Basys 3 Board。☆ 添加对新的仿真工具的支持:RVfpga-ViDBo("Virtual Development Board虚拟开发开发板")和 RVfpga-Pipeline。☆ 为每个新增配置(Basys3 和 Boolean Boards,以及原始的 Nexys A7/Nexys 4 Boards,包括使用和不使用 DDR 存储器的情况)添加入门指南和实验室。☆ 添加对 Catapult SDK 的支持(仅限于 VeeR EL2)。☆ 创建了一个安装了所有工具且已准备好使用的 Ubuntu 22.04 虚拟机(下载需要14GB 内存 )。

 

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分