Cortex-A72应用实战

下面Cortex-A72培训营VIP学员问：单核CPU PR做完后，怎么输出数据到TOP去做多核的hierarchy集成?

答：单核CPU做好后，需要输出SDC、DEF、LEF、GDS、Netlist、LIB等库文件，然后做TOP的hierarchy设计。

比如抽取lib命令如下：

do_extract_model -view $VIEW  ./$DESIGN.$VIEW.lib

其他命令请参考服务器脚本！

Cortex-A72培训营VIP学员问：我想让invs出lib，但是release的时候。view全被remove了。不清楚怎么回事？

答：analysis_view是空的原因是-noTiming造成的，如下图：

Cortex-A72培训营VIP学员问：partition时，pin在哪个步骤assign的？

答：partition时候加如下脚本即可editPin：

比如：

clockwise是pin的顺序

Cortex-A72培训营VIP学员问：下面坐标写错了？

答：floorplan时的格式如下图，左下右上，但是specifyBlackBox的-coreSpacing顺序是左右上下！

Cortex-A72培训营VIP学员问：0.9  1.152是基于什么考虑来确定的数值啊？

答：1.152 是上下两个site的高度，0.9应该也是左右site的宽度倍数 或者met pitch倍数。

“ 12nm工艺，2.5GHz频率，Cortex-A72处理器中后端实战培训”

01 —Cortex-A72处理器—数字后端实战

本项目是真实项目实战培训，低功耗UPF设计，后端参数如下：

工艺：12nm

频率：2.5GHz

资源：2000_0000 instances

Flow：Partition Flow

Partition步骤：

时钟结构分析：

复位结构分析：

我们来对比下A72与A7的资源。A72 Gate数目是A7的13倍！如果都采用28nm制程，A72的面积应该是1180790um^2，实际A72采用12nm制程面积是486100um^2，1180790/486100=2.4，符合摩尔定律。

Cortex-A7单核：

Gates=240291 Cells=118421

Cortex-A72单核：

Gates=3125649 Cells=1207766

28nm Cortex-A7单核：

Area=90830.1 um^2

12nm Cortex-A72单核：

Area=486100.9 um^2

审核编辑：汤梓红