求一种减法器的设计方案

电子说

1.3w人已加入

描述

半减器

半减器(Half Subtractor,HS),二输入、二输出变量函数模块。一个半减器模块有两个输入 x、y 和两个输出 D、B,其中 x 称为被减数,y称为减数; D 称为差,B 称为借位输出信号。半减器是只有两个输入变量、两个输出变量,无借位输入的一位减法器, 半减器的真值表如图3所示。

门电路

图3 半减器真值表

由半减器的真值表可推导出半减器的逻辑表达式为:

D=x⊕y (“⊕”表示异或运算)

B=-x·y (“-”表示非运算,“·”表示与运算)

门电路

半减器的门级逻辑电路

门电路

图4 半减器的符号

由半减器模块的逻辑表达式我们可以得到最常用的半减器模块门级的逻辑电路图和半减器模块的符号,如图4所示。

全减器

一个全减器模块有三个输入 a i 、bi和 B i ,两个输出 D i 、B i+1 ,其中 ai称为被减数,bi称为减数,Di称为差,Bi称为第 i 位的借位输入信号,Bi+1称为第 i 位的借位输出信号。

全减器是包含低位借位的三个输入变量、两个输出变量的一位减法器,在半减器的基础上再加一个低位借位输入位,全减器的真值表如图5所示。

门电路

图5

由全减器的真值表推导出全减器的逻辑表达式为:

Di**=a i ⊕b i ⊕B**i

Bi+1**=(a i ⊕b i )·b i +(a i ⊕b i )·B**i

门电路

图6 全减器的门级逻辑电路

门电路

图7 全减器的符号

由全减器的逻辑表达式可以得到全减器模块门级的逻辑电路图和全减器模块的符号,分别如图6、图7所示

对于 n 位的二进制数,将两个 n 位的二进制数相减得到一个 n 位的二进制的差以及一个 1 位的借位输出信号,这个借位输出信号可以作为它下一位的借位输入信号,或者作为一个溢出标志,图8为一个 n 位减法器电路的一般表示符号(其中 a、b 和 D 是 n 位的二进制数,Bn是 1 位的二进制数)

门电路

图8 n位减法器

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分