如何使用S2SPICE来优化PDN的电感

1 为什么要优化电源网络   

在电源完整性方面，由于电源电压越来越低，而电流需求却越来越高，因此电源传输网络（PDN）的设计变得非常重要，因为一个微小的电压噪声就会导致系统无法正常工作。另外，PDN 阻抗设计不足也会影响信号的完整性。在当前的电子产品中，为了确保良好的 PDN 设计，工程师们使用了大量去耦电容器来保证电源完整性，这些电容器在 PCB 和封装中占据了大量位置。如何优化电容的位置和数量是工程师们经常面临的问题。

业界有很多关于去耦电容位置，容值以及数量优化相关的论文，但总体看来，论文的理论对于工程的帮助很有限，因其经常需要多次的3D Full wave仿真进行迭代和优化，对仿真时间，以及资源需求较多，因此对于工程的帮助有限。各大EDA公司也有相应的一些去耦电容优化方案，这些EDA公司所出的方案经常是基于仿真一次所获得的S参数进行优化，这样做的好处是优化速度快。但此等操作也有其弊端，类似陷入局部最优解，解的随机性等等，但最重要的原因是，这些优化方式都是基于目标阻抗进行的。通常目标阻抗的定义为：

其中Vdd是供电电压，Imax和Imin分别是最大和最小工作电流，tolerance是指器件在正常工作时所能承受的最大电压的变化比例，比如说5%。而且目标阻抗的定义实际上是有很多假设在里面的，这个目标阻抗并不能完美的描述时域噪声，类似SSN, Voltage Droop产生的机理， 它只是工程上一个很简单的估算公式，所用的假设是PDN是一个纯电阻，但事实上PDN 网络设计中最重要的挑战是电源分配网络所产生的电感，其主要是由电流回路路径而引起的，电感的阻抗会随频率升高而升高，过高的阻抗将会引起过大的电源噪声，并且电感可以与电源网络的寄生电容一起产生谐振，因此我们经常需要加入大量的电容来对阻抗曲线进行优化。    

2 使用S2SPICE来优化PDN的电感

2.1 使用S2SPICE来抽取PDN的具有物理意义的等效电路 

如果我们可以确定电流回路路径，那么对于PDN的设计来说，就可以对其电流回路路径进行优化，通过降低电流回路路径的距离来降低电感。遗憾的是，由于PCB设计的复杂性，工程师很难通过版图来确定电流回路路径，往往需要大量的仿真来对电流回路路径进行确认。

现在业界有一款特色的小工具，S2SPICE，其提出了一种对于PDN优化的新思路，能够基于PDN的S参数生成其对应的具有物理意义的等效电路，这个提取的等效电路不仅可以用作全通路PDN时域瞬态仿真，而且提供了评估和优化PDN阻抗的一个新思路和新工具。S2SPICE提取的是一个典型的具有物理意义等效电路，如图1所示：

     图1：电源网络的具有物理意义的等效电路

图1展示了不带有去耦电容的PDN等效电路网络，其中Power A/B代表不同电源域的等效电路，P1…Pn 代表PDN仿真时的每个端口。它们可以是IC负载的电源端口，VRM的输出端口，或去耦电容的端口。该软件可以从PDN的S参数中提取出每个端口处的电阻以及电感。从刚刚的分析中，我们得知PDN的寄生电感对于PDN优化的重要性。因此，该软件还集成了对于R map以及L map的显示，可以轻松知道每个端口处的电感的大小以及其影响，以及最大最小的R, L。对于IC负载的电源端口来说，其相应的电感决定了PCB PDN对这个负载所能提供的最小阻抗的极限值，也就是决定了PCB层级下的PDN网络的有效性；对于去耦电容端口来说，其对应的电感决定了这个去耦电容阻抗的大小，也就是决定了去耦电容的有效性。

图 2 L map    

图 3 R map

2.2 优化PDN的电感   

端口处电感的大小是PDN优化的一个重要指标 1：SI/PI工程师可以通过该结果来对封装的ball map或者IC 的bump map进行重新布局，对电源和地pin脚的数量和位置排布进行优化，使较为重要的电源可以有较低的电感。 2：工程师可以通过端口的电感大小来决定在该端口附近所添加的电容类型，数量，大小等；也可以对电容处的过孔放置以及数量进行优化，越小的端口处的电感可以使电容更具有效性，因为放置电容所带来的寄生电感ESL会和端口处的电感进行并联，因此减少端口处的电感以及可以减少电容所带来的寄生电感。 为此，我们准备了一个简单的电容过孔优化案例作为示例。案例如图4-1，原有的版图设计将电容的地过孔放置于电容负极下方，距离电容pad较远，并且两个电容共用同一个地过孔，还用了很细的线进行连接，这种的连接方式并不友好，我们对原有电容处的地过孔进行了优化，在C2和C11电容负极pad处各自加入了两个地过孔，在C3和C12电容负极pad处各自加入了一个地过孔。 先对案例原始设计进行仿真，一共17个端口，其中电容C2, C3, C11, C12分别对应第8,9,16,17个端口。仿真结果如由图5所示，端口8,9,16,17处的电感分别为2.631nH , 1.991nH, 2.22nH，1.45nH。        

图5 仿真结果 – 优化前各个端口处的电感图

     图4 -1 原有的电源网络版图设计  

图4 -2 优化后的电源网络版图设计 对优化后的设计进行再次仿真，结果如图6 所示，可以看到红色框标注port8（C2），port9（C3），port16 (C11) 以及 port17 (C12)处的电感比图4中的电感小了很多。    

图6 仿真结果 – 优化后各个端口处的电感图 对比优化前后的结果，可以看到比较差的几个端口电感均有明显改善。

 

	优化前	优化后
C2（Port 8）	2.63nH	0.91nH
C3（Port 9）	1.99nH	0.97nH
C11 (Port 16)	2.22nH	1.03nH
C12 (Port 17)	1.45nH	0.94nH

 

此案例只是为了说明这种分析和优化的方法，实际的工程案例中，问题会更加复杂，要考虑的因素也更多，但是其原理基本相通 ，S2Spice可以帮助工程师快速定位问题，从而解决问题。

3 使用S2SPICE所提取的物理等效电路的限制  

3.1 PCB和封装级的阻抗参数分析  

S2SPICE所提取的具有物理意义的等效电路对PDN网络的分布式谐振无法进行处理，如图7-1所示。也就是该等效电路对于不考虑高频谐振的情况较为友好。而且大部分的板级PCB，并不是需要考虑特别高的频率，因为比较高的频率的PDN，它的噪声是由封装和芯片上的电容来决定的，那么到了PCB板级这边，那我们的频率并不需要那么高；再一个，即使对于封装级，因封装的尺寸也一般较小，其PDN结构（不含电容）的阻抗曲线一般在2GHz以内只有一个谐振点甚至一个谐振点都没有，因此该谐振点较高，也可以用S2SPICE所提取的具有物理意义的等效电路来很好的描述，如图7-2所示。              

图7-1：一阶RLC等效电路阻抗曲线

图7-2：封装级阻抗曲线

抽取具有物理意义的等效电路只是S2SPICE中的一个功能，如果用户对高频的分布式谐振信息也很关注，S2SPICE也提供了传统的矢量拟合的方法，也能处理大规模，大数量端口的拟合。

3.2 全通路时域瞬态仿真验证  

PDN仿真除了频域阻抗的仿真，最重要的一环是全通路的时域瞬态仿真。在工程实践中，一般不直接使用S参数来做时域的瞬态仿真，因为通常会遇到不收敛的问题，使用S2SPICE提取的具有物理意义的等效电路可以有效的解决不收敛的情况。但是，S参数转换成Spice模型的过程中，市场上的软件很容易产生精度丢失。基于以上介绍，S2Spice在算法上做了很多创新，完美的解决了这个问题。

接下来，我们用一个实际案例来对比一下使用S2Spice所提取出来的等效电路和直接使用频域S参数来进行时域仿真的结果，验证其精度和准确度。

因为我们是一个封装级别的S参数，为保证结果的通用性，特意加入了板级等效电路，芯片级的CPM模型，我们选取的上升沿TR = 20ns，如图8所示。根据下列的公式和表格，其大致对应的step load bandwidth为39.8MHz来进行Voltage Droop分析。      

 

TR(ns)	Step Load Bandwidth(MHz)
1	795.8
20	39.8
100	15.9
200	4.0
500	1.6
1000	0.8

 

 

图8-1： Voltage droop仿真设置    

图8 -2：阻抗曲线比对          

         

图9：First Droop 和Second Droop 对比

该对比结果证明了S2Spice产生的等效电路的准确性，不论是从频域或者时域出发，均证明了其结果的有效性。

3.3 S2SPICE其他功能   

S2SPICE不仅可以进行模型转换，也集成了S参数常用的处理功能，可以支持数据的前处理，数据对比，以及数据后处理，直接查看结果，无需导出S参数用其他工具查看阻抗曲线对比。

集成了多种数据前处理模式：包含删选频段，端口删减排序，重采样，重归一化等

集成了数据的后处理模式，可以直接看到S,Y,Z并对其做端口删减排序，短路检查，导出文件等操作，一站式服务

还集成了专门开发了可以抽取具体物理意义等效模型的算法以及对特殊部分进行精度强化的算法

审核编辑：黄飞