Altera发布业界第一个面向FPGA的OpenCL计划

　　Altera公司(NASDAQ: ALTR)今天发布FPGA和SoC FPGA的开放计算语言(OpenCL™)标准开发计划。OpenCL标准是基于C语言的开放标准，适用于并行编程。Altera的OpenCL计划结合了FPGA的并行能力以及OpenCL标准，实现强大的系统加速功能。与使用Verilog或者VHDL等底层硬件描述语言(HDL)的传统FPGA开发方法相比，这一混合系统(CPU + FPGA，使用OpenCL标准)还具有明显的产品及时面市优势。通过其OpenCL计划，Altera与多名用户合作，扩展了大学计划，支持在学术界面向FPGA开发的OpenCL标准，根据用户反馈，主动促进OpenCL标准的发展。用户早期评估结果表明，与多核CPU解决方案相比，性能提高了35倍，与HDL开发的FPGA解决方案相比，开发时间缩短了50%。
 
　　由名为Khronos集团的业界联盟开发，OpenCL标准是开放的免版税标准，支持混合系统的跨平台并行编程。作为标准并行语言，OpenCL标准支持编程人员使用熟悉的C语言开发跨平台代码，从CPU到GPU，现在扩展到FPGA。
 
　　通过采用OpenCL混合体系结构，系统规划人员提高了设计中需要大量算法部分的性能，还能够将产品尽快推向市场。目标应用从包括天气和金融建模等在内的高性能计算到高级雷达系统、医疗成像以及视频编码和处理等——任何需要快速计算的系统，这些计算可以并行实现。
 

　　Altera软件和IP工程副总裁Udi Landen评论说：“在C编程环境中，OpenCL标准支持设计人员利用并行体系结构加速其设计，提高效能。多年以来我们一直积极主动的参与OpenCL开发，现在与业界联盟、用户的系统规划人员以及学术界合作，推动OpenCL标准中对FPGA的支持。”
 
　　OpenCL标准在“主”代码和“内核”代码之间提供自然划分，主代码是纯软件，采用标准C/C++进行编写，可以在任何类型的微处理器上执行，而内核代码采用OpenCL C语言编写，运行在加速器上。通过对算法进行设计，系统规划人员可以选择哪些功能作为FPGA器件中的内核进行加速，以提高系统性能。多个内核可以并行工作，进一步加速处理。主机通过一组库线程与加速器通信，进行了一些扩展，支持编程人员针对计算量最大的代码部分设定并行处理和存储器级。