HBM：突破AI算力内存瓶颈，技术迭代引领高性能存储新纪元

HBM是当前算力的内存瓶颈。存储性能是当下制约高性能计算的关键因素，从存储器到处理器，数据搬运会面临带宽和功耗的问题。为解决传统DRAM带宽较低的问题，本质上需要对单I/O数据速率和位宽进行提升。HBM由于采用了TSV、微凸块等技术，DRAM裸片、计算核心间实现了较短的信号传输路径、较高的I/O数据速率、高位宽和较低的I/O电压，因此具备高带宽、高存储密度、低功耗等优势。即便如此，当前HBM的性能仍然跟不上算力卡的需求。

三大原厂持续加大研发投入，HBM性能倍数级提升。随着技术的迭代，HBM的层数、容量、带宽指标不断升级，目前最先进的HBM3e版本，理论上可实现16层堆叠、64GB容量和1.2TB/s的带宽，分别为初代HBM的2倍、9.6倍和4倍。从Trendforce公布的HBM Roadmap来看，2024年上半年，海力士、三星、美光均会推出24GB容量的HBM3e，均为8层堆叠。2024年下半年，三家厂商将推出36GB版本的HBM3e，或为12层堆叠。此外，HBM4有望于2026年推出。

HBM制造集成前道工艺与先进封装，TSV、EMC、键合工艺是关键。HBM制造的关键在于TSV DRAM，以及每层TSV DRAM之间的连接方式。目前主流的HBM制造工艺是TSV+Micro bumping+TCB，例如三星的TC-NCF工艺，而SK海力士则采用改进的MR-MUF工艺，在键合应力、散热性能、堆叠层数方面更有优势。目前的TCB工艺可支撑最多16层的HBM生产，随着HBM堆叠层数增加，以及HBM对速率、散热等性能要求的提升，HBM4开始可能引入混合键合工艺，对应的，TSV、GMC/LMC的要求也将提高。

审核编辑：黄飞