3D NAND的主要制作流程

存储技术

606人已加入

描述

3D NAND绝对是芯片制程的天花板,三星,海力士,英特尔,长江存储等都有3D NAND的产线,代表了一个国家的芯片制造水平。今天,我们就来剖析一下3D NAND的主要制作流程。

1,基底准备:选择12寸特定晶向的硅片。

2,SiO2与SiNx交替镀膜,每层膜层在几十纳米左右。根据产品的不同,膜层的层数也不同。图中只是示意图,只有几层。但实际有64,128,400层等层数。

芯片制程

3,沉积无定形硅碳膜,这个是用来做沟道刻蚀的硬掩模。

芯片制程

4,硬掩模刻蚀,将硬掩模开口,以便于刻蚀堆叠的SiO2与SiNx材料

芯片制程

5,沟道通孔刻蚀,见文章:

《 3D NAND的沟道通孔是怎么做出来的?》

芯片制程

6,台阶刻蚀,见文章:

《3D NAND的台阶蚀刻(刻蚀)》

芯片制程

芯片制程

7,沉积无定形硅硬掩模,图片为侧视图

芯片制程

8,将硬掩模开孔

芯片制程

9,slit etch:将SiO2与SiNx的堆叠层刻蚀为一个个沟槽,

芯片制程

10,将堆叠层中的SiNx刻蚀掉,填充TiN,钨(W)等,即word line fill工艺。

芯片制程

芯片制程

11,刻蚀掉多余的钨,之后需要对沟道通孔进行填充,因此需依次沉积阻挡氧化层,Charge Trap SiN (电荷陷阱氮化硅),Tunnel Oxide (隧道氧化物),Poly Si (多晶硅),Core SiO2 (硅基体)。功能区主体结构完成。

芯片制程

12,沉积介质层,并用CCP-RIE进行接触孔蚀刻。

芯片制程

13,用金属填充接触孔,并制作出连接接触孔的金属导线-Bit line,3D NAND的整个制程结束。

芯片制程

文中精简了比较多的重复步骤,实际工艺在数百步以上。

审核编辑:黄飞

 

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分