什么是退耦电路？电路中如何解决电路供电的不稳定

01 什么是退耦电路？

退耦电路中，一般是用来滤除高频噪声，里面有退耦电容，一般放在附近的芯片处，使电压稳定，保证整个系统的工作稳定。

02 正常的电路供电系统是怎样的？

对于一个电路系统中，通常有很多个负载，但是他们的供电都来自一个系统，如下图所示：

理想情况下，电源工作时，应该是这个样子的，电源电压比较稳定。

03 不正常的电路供电系统是怎样的？

但是由于各种原因，电源工作时，电源电压实际上是这个样的，电源电压是不稳定的。

04 为什么会产生电源电压不稳定呢？

这主要是各负载都要动态的吸收电流，造成供电电压的不稳定。而且各系统的器件都会产生高频率的噪声，这些噪声不但会影响自身的工作，而且还会影响到同一电源系统的其他负载的工作。

05 电路中如何解决电路供电的不稳定呢?

解决的方法之一就是在各器件供电处接一个小容量的电容，这个电容也叫去耦电容。该电容将DC上的高频噪声直接旁路到地了。

06 什么类型的电容适合去耦？

电解电容

较大的电解电容用于去耦低频噪声，电容充当电荷库，以满足电容的瞬时充电要求。去耦电容的放置距离IC不应超过2英寸。由于所有电解电容都是极化的，因此无法承受超过1V的反向偏压而不损坏。
电解电容具有较高的漏电流，主要取决于设计、电电气尺寸以及额定电压与施加电压。尽管如此，漏电流不会显著影响去耦。

陶瓷电容

低电感表面贴装陶瓷电容（0.01UF-0.1UF）用于消除高频电源噪声，陶瓷电容直接连接到IC的电源引脚。

用于高频去耦的低电感陶瓷电容

陶瓷电容结构紧凑、损耗低。具有宽温度耐受性、低ESR/ESL、稳定性、可靠性并且可以承受电压范围。
X7R、Z5U和Y5V电容类型的电容值高达几UF，具有高介电常数和高达200V的额定电压。X7R型陶瓷电容是首选，因为随着直流偏置电压变化的电容变化较小与Z5U和Y5U相比。
此外，还使用NPO（COG）陶瓷电容（0.1UF更小），因为具有较低的介电常数配方和较低的电压系数。

多层陶瓷（MLCC）表面贴装电容

由于其低电感设计，MLCC可用于10MHZ或者更高频率的旁路和滤波。
为了更有效，所有去耦电容必须直接连接到低阻抗接地层。建议使用短走线或过孔连接这些电容，以最大限度地减少串联电感。

07 如何放置去耦电容？

去耦电容的放置至关重要，因为可以降低电源轨的阻抗。理想情况下，应该最大化电容并最小化电阻和电感。IC等组件依赖于输入电压在运行时尽可能稳定。

应该尽可能靠近IC放置，可以滤除任何过多的噪声，从而保护这些敏感芯片，距离越远，效果就越差。

PCB走线上有效去耦电容布局

在左图中（如上所示）电源引脚和地的连接都尽可能短。

右上图，PCB走线可能会形成环路，造成干扰问题。由于PCB走线的电感和电阻过多，这种布置效果较差。

始终在电源和负载/IC之间并联连接去耦电容。

将电容与输入和输出信号走线串联可以消除输入和输出信号中的低频瞬态。

电容与电阻并联可降低高频EMI。

当使用过孔到达电源层时，将电容连接到组件引脚，然后连接过孔，以确保电流流过电源层。

去耦电容布局

去耦电容对于隔离模块和数字信号也很效。通过在交流和数字PCB接地之间连接一个电容来实现的。

确保电源层和接地层连续且相邻：相邻电源层和接地层应对称放置，建议尽量减少平面和去耦电容之间的层数。

08 如何选择去耦电容值？

电路中使用的电容数量取决于电源和接地引脚的数量以及存在的I/O信号。根据信号带宽或者工作频率选择具有足够高自谐振频率的去耦电容。
了解自谐振频率：电容在该频率之前仍保持电容性，并在高于该频率时开始显示为电感，去耦电容的阻抗在频率

频率

处达到最小阻抗，该频率就是去耦电容的谐振频率。

去耦电容的谐振频率

较低的电容和较低的电感会产生较高的谐振频率。通过选择较小的表面贴装原件可以实现较高的自谐振频率，因为通常较小的元件封装具有较低的寄生电感。

低噪声去耦电容值应介于1UF和100UF之间。高频噪声应介于0.01UF-0.1UF之间。

低等效串联电阻（ESR）和等效串联电感（ESL）：由于电容需要快速提供电流，因此选择低ESR和ESL的电容。

更小的封装尺寸：紧凑的电容具有减小环路尺寸的优点，从而进一步降低了电感。

八、数字PDN去耦电容的大小如何选择？

去耦电容的大小是根据配电网络（PDN）的阻抗和开关IC所需的电荷来评估的。评估准确的电容吃u才能并正确放置有助于减少PDN上的纹波和噪声。

根据开关期间消耗的电流和IC电压计算去耦电容尺寸

其中：

Trise：上升时间

VIC：IC电压

ΔI：汲取的电流

当信号带宽小于去耦电容的自谐振频率时，上面的公式才有效。信号带宽由以下公式给出（0.35/信号上升时间）。

审核编辑：黄飞