FCom富士晶振-降低晶振相位噪声的策略：提升性能与稳定性

前言

晶振是个大家族，除了简单封装时钟振荡器(SPXO) 外，更有压控晶体振荡器（VCXO）、温补晶体振荡器（TCXO）、恒温晶体振荡器（OCXO），以及数字补偿晶体振荡器（MCXO或DTCXO），每种类型都有独特的性能，例如相位噪声和抖动(jitter)这两个指标。

一、什么是相位噪声和抖动？

简单讲，抖动(jitter)是某一事件的时程与理想时程的时间偏差，单位以fs（微微秒、飞秒，即10-15秒），或者ps（皮秒，1ps = 1000fs = 10-12秒）表示。如果用仪器测量，呈现出的是信号的频域特性，称作“相位噪声（Phase Noise）”。本质上，这两者是一样的，只是表述方式不同而已。

• 抖动

抖动分确定性抖动（Deterministic jitter，DJ）和随机性抖动（Random jitter，RJ）两种。DJ通常幅度有限，以单位时间表示；RJ为高斯分布，以RMS均方根值表示，RMS Jitter值大小与振荡输出频率成反比。晶振的抖动通常由噪声引起，并导致频率不稳定。对于精密电子仪器、无线电定位、高速目标跟踪和宇航通信等应用领域，选择低噪声晶振十分重要。

 

• 相位噪声

相位噪声（Phase Noise）是抖动在测量仪器上的表现，通常定义为一个振荡器在某一偏移频率fm处1Hz宽带内的单边信号功率和信号总功率比值，单位是dBc/Hz，通常表示为dBc/Hz@fm。

 

若没有相位噪声，振荡器的整个功率都集中在f0（10MHz为例），功率频谱就是一条以f0为中心的直线，且信号为纯正的正弦波。但是任何信号都有不稳定性，从而产生了边带sideband。

二、相位噪声的来源主要有三方面：

1.晶体品质Q值。高频晶体有很高的近载波相位噪声（Close-in Phase Noise）, 因为他们有低的Q值和更宽的边带。

2.晶体外围电路：包括包括IC、RC元件、引脚等。

3.信号输出(白噪声)。

 

二、相位噪声的来源主要有三方面：

1. 晶体品质（Q 值）：

晶体的品质因素直接影响了晶振的性能，其中 Q 值是衡量晶体品质的一个重要指标。较高的 Q 值表示晶体的振荡频率更稳定，从而可以降低相位噪声。以下是提高晶体品质的方法：

选择优质晶体： 选择具有高品质的晶体，其晶格结构更加均匀、无缺陷，有利于提高振荡频率的稳定性，降低相位噪声。

优化晶体制备工艺： 精密控制晶体生长和加工工艺，确保晶体的物理特性和结构质量，有助于提高晶体的 Q 值，减小相位噪声。

 

2. 晶体外围电路：

晶体外围电路的设计也对晶振的相位噪声有一定影响，以下是一些降低相位噪声的外围电路设计方法：

低噪声放大器： 选择低噪声的放大器作为振荡电路的驱动源，减小放大器的噪声贡献，有助于降低晶振的相位噪声。

减小阻抗失配： 在晶振外围电路中尽量减小阻抗失配，包括晶振的输入输出阻抗、电源供应的阻抗等，以保持信号的传输质量，减小噪声的影响。

降低环境干扰： 采取有效的电磁屏蔽措施，减少外部环境对晶振电路的干扰，可以降低晶振的相位噪声。

 

3. 信号输出（白噪声）：

晶振的信号输出也可能受到白噪声的影响，通过优化信号输出，可以进一步降低相位噪声：

信号滤波： 在晶振输出信号的路径上添加合适的滤波器，滤除高频噪声成分，减小白噪声对晶振性能的影响，从而降低相位噪声。

匹配负载： 保证晶振输出信号的负载匹配，避免信号反射和干扰，提高信号的纯净度，有助于降低相位噪声。

合理布线： 优化晶振输出信号的布线，避免信号路径过长、交叉干扰等情况，减小信号传输过程中的损耗和干扰，降低相位噪声。

---

总结

综合采取上述措施，可以有效降低晶振的相位噪声，提高其性能稳定性和可靠性，满足不同应用对于时钟信号稳定性的要求。