ISSCC前沿技术: 将稳压器集成到3D芯片中

　　
将体积较大的功率电感器（上图中心部分）置于硅中介层，未来CMOS芯片将在3-D芯片栈底部集成芯片内部的稳压器

　　电子发烧友讯：全球首次成功将集成稳压器内置于3-D芯片底部，据IBM和哥伦比亚大学研究员表示，目前正在ISSCC（International Solid State Circuits Conference，国际固态电路会议）上证明硅中介层内含磁性电感器的必要性和可行性。

　　在将磁性电感器置于3-D芯片底部，其过程展示了如何将平时设计中认为体积较大的分立元器件--稳压器被集成到其他CMOS设计流程中。尽管TSVs和其他稳压器元件没在其中，但其示范性概念验证展示了位于硅中介层的稳压器如何成功被集成到未来的3-D芯片中。

　　“我们目前已经完成了这一步，那就是将功率电感器放到我们所说的2.5-D硅中介层中，请注意目前由于TSVs技术的缺失，这里严格来说并非3-D”，哥伦比亚大学Ken Shepard教授指出，“下一步我们将致力于突破完成真正意义上的3-D堆叠芯片，即芯片内部的硅中介层将不但内置功率电感器，而且也包含传动系统。该传动系统主要完成晶体管控制功率电感器从而使电流通过中介层传送到达芯片顶层的CMOS器件中。”

　　目前的稳压器和其他分立器件一样，和分立IC芯片被一起焊接到PCB板上，与芯片插脚连接到一起，由板上的配电网络电路芯片封装插脚提供足够大的电流来进行驱动。因此，电源的损耗和完整性成为设计思量的两大令人头疼的问题。尽管如此，随着稳压器置于3-D芯片的时代即将到来，未来的具有自动调整的3-D CMOS芯片将容许这些低压高电流的电路回路存在，其内部会产生相应的负载来改善整体能效，将达到20%。

　　未来置于硅中介层的稳压器也会根据智能节能技术的需求为现代处理器和存储芯片提供相应的电压。比如，通过控制电压和频率使之匹配于工作负载的电流。该研究者宣布集成稳压器（IVR）将能在未来的CMOS芯片中实现纳秒级响应，而目前芯片外的稳压器只能实现微秒级的响应，将在多核处理器中通过转换电感来完成电压转换中，起到平衡工作负载的作用。

　　通过哥伦比亚研究设计，并由其合作伙伴IBM对芯片进行封装，宣布该IVR技术将为其全国数据中心节省了270万美元的电力成本。


本文系电子发烧友网原创，转载请注明出处！