FPGA布局布线优化技术

映射逻辑到 RAM

在高端FPCA中起作用的主要是基于SRAM的FPCA，这意味着逻辑功能编码进LUT，这些LUT是小的SRAM单元，分布在整个FPGA，对一般的逻辑实现有效。似乎为此的自然扩充可以在大的专用RAM 块中实现逻辑(实际像RAM一样利用)，特别当利用率变低时。虽然这个可能概念上有意义，与此有关的问题是性能。

小的分布RAM单元将有十分小的延时，逻辑通过这些LUT相对于其他逻辑元件十分快速和有效地传播。另一方面，较大的RAM块将有与其有关更大的延时，进而将产生十分慢的实现。通常，依靠逻辑封装进专用RAM块是不明智的，只有在极其高密度和慢的设计中作为最后的手段可能是有用的。

寄存器排序

寄存器排序是布局工具把多位寄存器的相邻位分组放进单个逻辑元件所利用的方法。大多数基于单元的逻辑元件有不止一个触发器，因此，相邻位放置在一起，时序可以被优化，如图16-11 所示

用寄存器排序引起的问题是它可能阻止为布线平衡已加流水线的一组寄存器分组在一起，这将阻止附加的寄存器按照原始的意图分割布线延时。当封装寄存器进VO缓冲器时，考虑延时来平衡上述利用的寄存器。

如在图16-12中可以看到的，由于已经相邻地放置到它的驱动器，流水线寄存器的优势已经消除。

当额外的寄存器已经添加来分割布线延时，不应该利用寄存器排序。

 

审核编辑：黄飞