实现异构集成与小芯片优势的关键“互连”

精心设计的互连对于实现异构集成和小芯片的优势至关重要。

随着芯片行业逐渐由单片平面芯片模式演进至封装内芯片与小芯片集成的趋势，设计和制造互连变得越来越复杂，对设备可靠性也越来越重要。

曾经简单的铺设一条铜导线这样简单的事情已经演变成数以万计的微凸块、混合键合、硅通孔 (TSV) 甚至光纤接头。主要目标仍然是使用尽可能低的功率，以最小的 RC 延迟尽快将信号从 A 点发送到 B 点，同时确保这些信号完好无损并到达目的地。但让所有这些工作发挥作用是一个越来越大的挑战。

随着数据速率的提高，我们突破了物理通道上可以推送的数据的极限，将需要并行处理或嵌套并行处理来提高速度。这意味着比以往任何时候都需要更多的互连。

这对于小芯片来说是显而易见的，其中数据需要流入和流出小芯片以将其连接到封装中的其他组件。这种方法可能更复杂，但在功率方面有显著的回报。

Ansys半导体部门产品营销总监 Marc Swinnen 表示：“常规芯片的输出引脚上有大功率驱动器，这些驱动器的强度足以通过 PCB 上相对较大且较长的信号迹线驱动电信号。但是小芯片不需要那些真正大的驱动器，因为 2.5D 互连要小得多，因此您可以在每个芯片上使用更小的 I/O 驱动器来节省空间和功耗。”

这种转变的主要原因是将更多功能封装到固定区域的物理原理。虽然数字逻辑将扩展到单埃范围，但缩小线径会增加电阻和电容，同时增加一系列新的物理效应。设备可能运行得更热，信号可能运行得更慢，并且信号完整性变得更难以维护。克服这些问题需要具有更高电子迁移率和更广泛的关键数据路径的新材料。它还需要深入了解设备在不同工作负载下的运行方式，这可能会影响沿 x、y 和 z 轴互连的整体布局。

Arteris解决方案和业务开发副总裁 Frank Schirrmeister 表示：“你将芯片上原来的内容分解为更广泛的多个小芯片。芯片上的通信方式需要扩展到小芯片之间的通信方式，但这与您在小芯片之间使用的基板无关。芯片上的模块的复杂性已经增加。”

随着 90 年代末芯片变得越来越大，业界开始关注如何连接它们，从而出现了虚拟套接字集成方案和针对每种情况量身定制的各种总线。由于块的数量变得难以管理，因此出现了测试总线、高性能总线、外围总线等。随着时间的推移，总线系统变得过于耗能，这导致了协议的开发以减少开销。

Arm 开始通过创建高级微控制器总线架构(AMBA) 来解决这一问题，这是一种用于 SoC 中模块连接和管理的开放标准。在过去的 30 年里，AMBA 进行了修订和扩展，制定了多个二级协议。最近，Arm 宣布了新的CHI C2C 规范，将 AMBA 扩展到 Chiplet。

 互连协议

丰富的互连 PHY 和协议具有一定的讽刺意义。“单片芯片的早期巨大优势之一是没有互连，”Swinnen 说。“从技术上讲是有的，但它们都是在一个工艺步骤中制成的。有一条规则说，系统的可靠性会随着系统中互连数量的增加而下降。尽管如此，现在还有更多的联系。即使是普通的 2.5D 设计也很容易有 500,000 个凹凸。”

此外， Fraunhofer IIS 自适应系统工程部高效电子部门负责人 Andy Heinig 表示，可靠性复杂化可能是不可避免的。“在某个时刻，组装技术正在链接，例如，从焊球到铜柱，或者后来到混合键合。借助新的装配技术，我们可能会看到一些新的可靠性问题。在这里，小芯片接口可能会带来新的挑战，因为某个区域的互连数量相当高。”

然而，精心设计的互连对于实现异构集成和小芯片的优势至关重要。随着越来越多的信号和不断增长的数据量必须在越来越复杂的布局中传输，由于如此多的连接导致延迟增加，互连可能成为瓶颈。

“您的速度取决于设计中最慢的互连，” Synopsys高性能计算 IP 解决方案产品管理副总裁 Mick Posner 指出。

图 1：互连现在是瓶颈吗？来源：新思科技

 互连分类和层次结构

在多层集成电路中，薄的、短的局部互连提供片上连接，而厚的、长的全局互连在不同的块之间传输。正如Lam Research技术总监Larry Zhao所详细描述的那样，硅通孔（TSV）允许信号和功率从一层传输到下一层。

2.5D（以及未来的 3D-IC）小芯片互连与传统 PCB 互连之间的主要区别在于，2.5D 具有更薄、密度更高的互连，而且通常也更短。TSV、微凸块和混合键合等新功能也使互连图变得复杂，特别是对于 3D 集成而言。

“从好的方面来说，这意味着 2.5D 小芯片之间的通信比 PCB 更快、带宽更高、功耗更低，”Swinnen 说。“缺点是它比 PCB 技术更昂贵。许多高速信号需要通过全面的电磁耦合分析进行设计，这比留在芯片上时可以使用的更简单的 RC 建模更复杂。”

然而，IR 压降和 RC 延迟等问题开始降低性能。为此，业界计划通过芯片背面供电，从而减少设备上金属层的布线拥塞。这有助于保持整个设备的信号完整性，同时也确保晶体管接收足够的功率，但它增加了全新的复杂性，而大批量制造尚未完全解决这一问题。

图 2：互连的工作分类。来源：英特尔

随着标准的不断变化和更详细的变体的出现，互连解决方案的选择变得更加复杂，它提供了定义的节点。

“如果您查看 SoC 内的互连，您会立即想到 AMBA 总线之类的东西，”Synopsys 的 Posner 说道。“随着流媒体接口、CHI 等扩展的发展，以及在芯片上扩展到更多网络的扩展。”

Arteris 专注于扩展异构、块到块拓扑以及将 SoC 划分为多个芯片的网状拓扑的可扩展性。“这是一个因协议而变得复杂的过程，而版本的采用冲突又使这个过程变得更加复杂，”Schirrmeister 说。“大多数与 RISC 合作的公司都选择了 CHI，因此问题就在细则中：他们使用的是哪个版本？例如，最新的 Arm 内核具有 CHI-e 接口，而较旧的 Arm 内核具有 CHI-b 接口。你要经历版本控制，并且在不同的版本中拥有不同的功能。”

这意味着沟通和兼容性至关重要。

 简化互连协议选项

英特尔内存和 I/O 技术部高级研究员兼联席总经理 Debendra Das Sharma 表示，协议的激增不太可能、也不应该很快得到遏制。“有些人错误地认为应该有一个互连来完成这一切。这是不正确的。我相信业界已经聚集在正确的互连集周围——用于封装内的 UCIe、用于封装外的 PCIe 和 CXL、以及机架/pod 级以及用于网络的以太网。”

因此，所有这些互连都可以相互通信非常重要，并且互操作性仍然是设计人员的必要目标。Synopsys 接口 IP 首席产品经理 Priyank Shukla 表示：“为了应对多重互连的这些挑战，业界确实需要一个可纵向扩展和横向扩展的互操作标准。” “整个生态系统正在努力整合并匹配这种性能。我们看到UltraEthernet Consortium提供了一个可以横向扩展的后端网络，而AMD拥有可以提供缓存一致性的开放结构和CXL技术。对于芯片到芯片的分割，UCIe 是最佳选择。这些可互操作的开放标准为解决行业面临的互操作性问题提供了创新。”

 小芯片

虽然不同的实现有不同的互连，但小芯片互连有明显的标准化趋势。Cadence Silicon Solutions Group 产品营销总监 Mayank Bhatnagar 表示：“即使是拥有连接两端的用户也倾向于采用标准，因为他们希望从 UCIe 等大型标准组织所做的集体工作中受益。” “我们永远不会有足够的工程师来设计所有可能的互连，并且依靠标准可以让用户从该领域其他人的集体工作中学习。”

与此同时，先进封装供应链的紧张也促使更多用户考虑有机封装。Bhatnagar 表示：“有机封装也称为标准封装，可以缩短周转时间，并且支持的带宽密度可以满足许多最初认为其设计需要先进封装的客户的需求。”

尽管如此，随着行业向小芯片发展，仍然存在一个尚未解决的关键问题。“小芯片互连的一个非常重要的挑战来自这样一个事实：没有人可以像以前那样通过用针或探针卡探测来测试接口，”弗劳恩霍夫协会的 Heinig 指出。“如果启动不成功或者在操作过程中出现一些错误，这样的测试是必要的。在这里，我们需要新的解决方案，例如片上监控和测试。”

 应对新的复杂性

随着新的 2.5/3D 封装设计的复杂性日益增加，对新解决方案的需求是一个重要方面，产品开发现已跨学科化，引入了不同的专业领域和不同的分析工具。

“高速数字、射频、光子学、电力电子、ASIC 设计、热、机械等都必须紧密结合在一起，”是德科技的 Mueth 说道。“这是复杂性的一个维度，这些学科通常是相互依赖的，使设计过程进一步复杂化。需求、流程和数据必须在设计、测试和制造的整个工程生命周期中进行管理，这给产品开发工作增加了更多的复杂性。最后，小芯片必须在更高级别的分层系统中运行，因此必须考虑自上而下的设计和自下而上的验证元素。”

图 3：当前行业的复杂性。来源：是德科技