意法半导体 （ST） 采用思源VIA平台建立客制化的验证应用

　　全球EDA厂商思源科技宣布，意法半导体 （ST） 已採用思源新推出的Verdi协作应用平台（Verdi Interoperability Apps， VIA），并成功建立使用于Verdi自动侦错系统中的客製化验证应用程式，以在ST的晶片设计流程中大幅提高产能。

　　思源科技屡获奖项的Verdi是一套高度自动化的侦错系统，它能加速理解复杂IP元件、设计区块、以及整个系统晶片（SOC） 中行为的过程。而VIA平台则提供了软体环境与Verdi资料库间的连结，让使用者能够根据不同的需求快速地创作并整合客製应用程式。ST的工程师们已建立了许多VIA程式，藉以将逻辑模拟的违例检查过程自动化，并分析其报告以找出影响可靠度及良率的关键因素。

　　工程师们已经习惯使用Verdi中的各种视窗对设计进行侦错。而透过VIA平台，工程师们能利用Verdi的强大功能自动读取晶片测试报告，并在实体佈局图中显现出来，以进行更精确的错误分析，找出潜在的问题。

　　藉由VIA平台，ST的验证工程师建立了一支TCL程式，能大幅减少用人工寻找违例逻辑、定位并显示于Verdi侦错系统、将相对应的讯号加入波型显示器、并追踪至正确的时间和时脉等等动作上耗费的大量时间。工程师只需简单地将违例报告读进Verdi系统， Verdi系统便能自动处理所有的动作，以节省大量的时间。

　　思源科技企业行销副总Mark Milligan表示：「身为资深的Verdi使用者，ST帮助我们确定了正确的产品策略，也支持我们在开放式解决方案和建立软体互相操作性的技术上所做出的承诺。」