一个模拟电压采样保持电路

辉子无敌1 2012-04-01 5078

数字电路图

131人已加入

描述

将一个经典的模拟累加器与一个采样保持放大器级联对一组模拟电压的采样进行保持。经典的模拟累加器是一个运放加上至少三只精密电阻。这些电阻的值应尽可能低，以避免影响累加器的带宽。但这些低值电阻会消耗功率。此外，累加器与采样保持放大器的结构也带来了另一种缺点，当两个输入电压幅度相近而极性相反时，就会显示出这种缺点。此时，即使输入电压幅度很高，得到的总和也很低，如果输入电压幅度相等则总和为零。对低电压的采样通常会使输出电压出现相对较大的误差，因为每个放大器都有一些动态误差，如残留的寄生电荷传入存储电容。一个模拟电压采样保持电路:

打开APP阅读更多精彩内容