德州仪器推出面向小型蜂窝基站及宏基站的多标准SoC

　　日前，德州仪器 （TI） 宣布推出业界最全面的无线基础设施片上系统 （SoC），该 SoC 综合采用一系列理想的处理元件，可充分满足超高容量小型蜂窝基站与宏基站的各种需求。TI 可扩展型 TMS320TCI6636 具有突破性性能及容量扩展特性，同时支持 3G 及 4G 覆盖。

　　图 TCI6636优化的宏基站设计

　　TCI6636 基于 TI 最新可扩展型 KeyStone II 多内核架构。与 TI 40nm KeyStone 多内核 DSP 和片上系统 （SoC） 相比，KeyStone II 器件可为开发人员提供两倍以上的容量和性能，并可大幅改善功耗性能比。TI KeyStone II 架构可为 TeraNet、多内核导航器以及多内核共享存储控制器 （MSMC） 等 SoC 结构组件提供容量扩展。这种扩展使开发人员能够充分利用 ARM RISC 内核、DSP 内核以及增强型AccelerationPacs 等所有处理组件的功能。通过添加四通道 ARM Cortex -A15 集群，KeyStone II 中的 RISC 处理能力获得了大幅提升，在实现超高性能的同时，功耗仅为传统 RISC 内核的一半。这种巨大的性能突破将帮助开发人员构建出高性能的“绿色”网络基础设施设备。

　　KeyStone II 最初针对即将推出的面向无线基础设施应用的 28nm 器件。这种架构不仅可提供丰富的硬件 AccelerationPacs，实现多标准层一基带功能，而且还能为层二、层三以及传输功能提供更高的网络和安全加速性能。

　　AccelerationPacs专门针对自动化操作而精心设计，能够最大限度减少DSP或 ARM内核的干预，进而减少时延。此外，Keystone II的多内核导航器也得到了增强，可提供 16K硬件队列、100万个描述符和内置硬件智能，用以实现调度及负载平衡。该架构包含具有2.8Tbps交换容量的增强型共享存储器控制器，可实现对共享内、外部存储器的低时延存取，另其还采用2.2Tbps TeraNet 交换结构，能在所有片上处理元件和资源之间实现业界领先的无阻塞数据移动。上述特性相结合，可为异构网络解决方案带来全面的多内核增强性。

　　TCI6636采用业界首批速度最快的四核 ARM Cortex -A15 RISC 处理器，为开发人员带来超过两倍的容量及超高性能的同时，功耗仅为传统 RISC 内核的一半。此外，该产品还采用 28nm 芯片工艺技术，集成 8 个 TI TMS320C66x 定点及浮点 DSP 内核，以及增强型数据包、安全与无线 AccelerationPacs 等一系列处理元件。上述这些处理组件与现场验证的层一、层二、层三和传输处理功能以及运维与控制处理功能完美结合在一起，可显著降低系统成本与功耗，从而开发出经济高效的绿色环保型基站。

　　TCI6636 还提供功能齐全的数据包与安全处理技术，相当于一个宏基站控制器，不仅能够支持多领域宏基站，而且还可取代昂贵而耗电的网络处理器。对目前使用 TI TMS320TCI6618 SoC 等基带处理器的网络运营而言，TCI6636 可作为配合协处理器的控制器。

　　通常夜间网络负载会降低，这时基带 SoC 不用的容量就会处于断电的“夜间模式”，而 TCI6636 则控制包括基带处理负载在内的整个负载。一旦进入夜间模式，TCI6636 会让宏基站功耗降至新低，并执行传统网络处理器的所有传输网络终端以及数据包和安全处理功能，以及所有运维功能。TCI6636 内置以太网、SRIO 和天线交换功能，能进一步降低系统级功耗和材料清单成本，从而为用户带来高性能，为运营商降低资本支出和运营成本。

　　TCI6636 与 TI 整个 KeyStone 多内核产品系列以及 TMS320C64x DSP 系列代码兼容，可确保 TI 客户此前所做的所有软件投资都能重复利用。这种高灵活性也使得基站制造商能够以更低成本和功耗在更短时间内开发出丰富的产品系列。