采样时钟分频器电路图

应用电子电路

901人已加入

描述

  AD783要求一个宽度为150 ns至250 ns的窄正采样脉冲。为使显示的波形保持稳定,无来回跳动,采样脉冲必须非常稳定,抖动很低。这一要求往往将可能的时钟选择限定于晶体振荡器。另一个要求是采样速率可以在略低于100 kHz到大约500 kHz的范围内进行调整或调谐。为使下采样信号落在声卡的20 Hz到20 kHz音频带宽内,采样频率间的调谐步进必须较为精细。一个诸如图所示的N分频电路和一个频率介于10 MHz到20 MHz的晶体振荡器(IC4),可以提供从80 kHz到350 kHz的多达200种或更多的不同采样速率,步进大小介于300 Hz到5 kHz之间。本例使用两个4位二进制升降计数器74HC191,N可以是4到256之间的任意整数。也可以使用74HC190等十进制计数器,其引脚排列与74HC191相同,可以提供4到100的N值。分频比利用两个十六进制开关S1和S2设置。开关S3设置计数器是递增还是递减计数。电阻R1 (250 Ω)和电容C1 (68 pF)给引脚计数输出增加一个很短的延迟,经过该延迟后,引脚计数输出加载起始计数值。74HC00的四个NAND门用于实现单稳态模式,当R12为2.7 kΩ且C2为68 pF时,单稳态模式提供200 ns的采样脉冲。

  电路图

  图. 采样时钟分频器电路

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分