深入了解数字电位计，全面提升交流性能

　　数字电位计（digiPOT）通常用于方便的调整传感器的交流或直流电压或电流输出、电源供电、或其他需要某种类型校准的器件，比如定时、频率、对比度、亮度、增益，以及失调调整。数字设置几乎可以避免机械电位计相关的所有问题，比如物理尺寸、机械磨损、游标调定、电阻漂移，以及对振动、温度和湿度敏感等问题，还可以消除因使用螺丝刀导致的布局不灵活问题。

　　digiPOT有两种使用模式，即电位计模式或可变电阻器模式。图1所示为电位计模式，此时有3个端子，信号通过A端和B端连接，W端（类似游标）则提供衰减的输出电压。当数字比率控制输入为全零时，游标通常与B端连接。

　　

　　图1.电位计模式

　　游标硬连线至任一端时，电位计就变成了简单的可变电阻器， 如图2所示。可变电阻器模式时需要的外部引脚更少，因此尺寸更小。部分digiPOT只有可变电阻器模式。

　　

　　图2.可变电阻器模式

　　digiPOT电阻端的电流或电压极性没有限制，但是交流信号的幅度不能超过电源供电轨（VDD 和 VSS）器件在可变电阻器模式，尤其是低电阻设置状态下工作时，最大电流或电流密度， 应加以限制。

　　典型应用

　　信号衰减是电位计模式的固有特性，因为该器件本质上属于分压器。输出信号定义为： VOUT = VIN × （RDAC/RPOT）， 其中 RPOT是digiPOT的标称端对端电阻， RDAC 是通过数字方式选择的W端和输入信号参考引脚之间的电阻，参考引脚通常为B端，如图3所示。

　　

　　图3.信号衰减器

　　信号放大需要有源器件，通常是反相或同相放大器。通过适当的增益公式，电位计模式或可变电阻器模式均可使用

　　图4显示的是同相放大器，此时digiPOT相当于电位计，可通过反馈调整增益。由于部分输出会反馈， RAW/（RWB + RAW），应等于输入，理想增益为：

　　

　　图4.电位计模式中的同相放大器

　　该电路的增益与RAW， 成反比RAW接近零时会迅速上升，显示出双曲线传递函数特性。为了限制最大增益，可插入一个电阻与RAW（位于增益公式的分母内）串联

　　如果需要线性增益关系，可以采用可变电阻器模式以及固定外部电阻，如图5所示，增益现定义如下：

　　

　　图5.可变电阻器模式中的同相放大器

　　将低电容端（最新器件中为W引脚）连接至运算放大器输入可获得最佳性能。

　　digiPOT用于信号放大的优势

　　图4和图5所示的电路具有高输入阻抗和低输出阻抗，可工作于单极性和双极性信号。digiPOT可用于游标操作，采用固定外部电阻在更小的范围内提供更高的分辨率，还可用于运算放大器电路，信号有无反转均可。此外，digiPOT的温度系数较低，电位计模式时通常为5 ppm/°C，可变电阻器模式时则为35 ppm/°C。

　　digiPOT用于信号放大的限制

　　处理交流信号时，digiPOT的性能受带宽和失真的限制。受寄生器件影响，带宽是指在小于3 dB衰减时能够通过digiPOT的最大频率。总谐波失真 （THD）（此处定义为后四个谐波的rms之和与输出基波值的比值）是信号通过器件时衰减的量度。这些规格涉及的性能限制由内部digiPOT架构决定。通过分析，我们可以更好地全面了解这些规格，减少其负面

　　内部架构已从传统的串联电阻阵列（如图6a所示）发展至分段式架构（如图6b所示）。主要的改进是减少了所需内部开关的数量。第一种情况采用串行拓扑结构，开关数量为N = 2n是分辨率的位数。 n = 10， 时，需要1024个开关

　　

　　图6. a）传统架构，b）分段式架构

　　专有（专利）分段式架构采用级联连接，可以最大限度地减少开关总数。图6b的例子显示的是两段式架构，由两种类型的模块组成，即左侧的MSB和右侧的LSB。

　　左侧上下模块是一串用于粗调位数的开关（MSB段）。右侧模块是一串用于精调位数的开关（LSB段）。MSB开关粗调后接近RA/RB比。LSB串的总电阻等于MSB串中的单个阻性元件，LSB开关可对主开关串上的任一点进行比率精调。A和B MSB开关为互补码。

　　分段式架构的开关数量为：

　　N = 2m + 1 + 2n – m，

　　其中n是总位数，m是MSB字的分辨率位数。例如n = 10 and m = 5， 则需要96个开关。

　　分段式方案需要的开关数少于传统开关串：

　　两者相差的开关数 = 2n – （2m + 1 + 2n – m）

　　在该例中，节省的数量为

　　1024 – 96 = 928！

　　两种架构都必须选择不同电阻值的开关，充分考虑到模拟开关中的交流误差源。这些CMOS（互补金属氧化物半导体）开关由并行P沟道和N沟道MOSFET构成。这种基本双向开关可以保持相当恒定的电阻（RON） 信号可达完整的供电轨。

　　带宽

　　图7显示的是影响CMOS开关交流性能的寄生器件。

　　

　　图7.CMOS开关模式。

　　CDS = 漏极-源级电容; CD = 漏极-栅级 + 漏极-体电容; CS = 源级-栅级 + 源级-体电容。

　　传递关系如以下公式定义，其中包含的假设为：

　　源阻抗为 0 ?

　　无外部负载影响

　　无来自CDS的影响

　　RLSB 《《 RMSB

　　

　　其中：

　　RDAC是设定电阻

　　RPOT是端对端电阻

　　CDLSB是LSB段的总漏极-栅级 + 漏极-体电容

　　CSLSB是LSB段的总源级-栅级 + 源级-体电容

　　CDMSB是MSB开关的漏极-栅级 + 漏极-体电容

　　CSMSB是MSB开关的源级-栅级 + 源级-体电容

　　moff是信号MSB路径的断开开关数量

　　mon是信号MSB路径的接通开关数量

　　传递公式受各种因素影响，与代码存在一定关联，因此我们采用以下额外假设来简化公式

　　CDMSB + CSMSB = CDSMSB

　　CDLSB + CSLSB 》》 CDSMSB

　　（CDLSB + CSLSB） = CW （详见数据手册）

　　The CDS对传递公式没有影响，但由于其出现的频率通常比极点高的多RC 低通滤波器是主要的响应。理想的近似简化公式为：

　　

　　带宽（BW）定义为：

　　

　　其中CL是负载电容。

　　The BW与代码有关，最差的情况是代码在半量程时，AD5292的数字值为29= 512，AD5291的数字值为27 = 128 （见目录）。 图8显示的是低通滤波效应，它受代码影响，在不同标称电阻与负载电容值时会发生变化。

　　

　　图8.各种电阻值的最大带宽与负载电容

　　PC板的寄生走线电容也应加以考虑，否则最大带宽会低于预期值，走线电容可以采用以下公式简单计算：

　　

　　其中

　　εR是板材的介电常数

　　A是走线区域（cm2）

　　d是层间距（cm）

　　如，假设FR4板材有两个信号层和电源/接地层， εR = 4， 走线长度 = 3 cm宽度 = 1.2 mm， 层间距 = 0.3 mm; t则总走线电容约为 4 pF.

　　失真

　　THD用于量化器件作为衰减器的非线性。该非线性由内部开关及其随电压变化的导通电阻 RON而产生。图9所示为放大的幅度失真示例。

　　

　　图9.失真

　　与单个内部无源电阻相比，开关的RON很小，其在信号范围内的变化则更小。图10显示的是典型的导通电阻特性。

　　

　　图10.CMOS电阻

　　电阻曲线取决于电源电压轨，电源电压最大时，内部开关的RON 变化最小。电源电压降低时，RON 变化和非线性都会随之增加。图11对比了低压digiPOT在两种供电电平下的 RON

　　

　　图11.开关电阻变化与电源电压的关系

　　HD取决于各种因素，因此很难量化，若假设RON，的变化为10%，则以下公式可用于近似计算：

　　

　　一般说来，标称digiPOT电阻 （RPOT），越大，则分母越大，THD就越小。

　　权衡

　　RPOT增加后，失真和带宽都会随之降低，所以改进一项指标的同时必定会牺牲另一项。因此，电路设计人员必须在两者之间做出适当的权衡。这也关系到器件的设计水平，因为IC设计人员必须平衡设计公式中的各个参数：

　　

　　其中

　　COX 是氧化电容

　　μ 是电子（NMOS）或空穴（PMOS）的迁移常数

　　W是宽度

　　L是长度

　　偏置

　　从实用的角度来看，我们必须充分发挥各项特性。digiPOT通过容性耦合衰减交流信号时，若信号偏置达到电源的中值，则失真最小。这意味着开关工作在电阻特性线性最强的部分。

　　一种方法是采用双电源供电，只需将电位计接地至电源共模端，信号便会产生正负向摆动。如果需要单电源供电，或者某些digiPOT不支持双电源时，可以采用另一种方法，即添加 VDD/2 的失调电压至交流信号。该失调电压必须添加到两个电阻端，如图12所示。

　　

　　图12.单电源供电交流信号调理

　　若需要使用信号放大器，双电源供电的反相放大器优于同相放大器（如图13所示），原因有以下两项：

　　THD性能更佳，因为反相引脚的虚地可将开关电阻集中在电压范围中间。

　　因为反相引脚位于虚地，所以几乎取消了游标电容CDLSB，令带宽增幅较小（必须注意电路稳定性）。

　　

　　图13.采用反相放大器digiPOT可调整放大