赛灵思vivado设计套件助你实现FPGA完美开发

　　电子发烧友网讯:2012年4月25日全球可编程平台领导厂商赛灵思公司(Xilinx, Inc. (NASDAQ: XLNX))全球公开发布了vivado设计套件。新的工具套件面向未来十年 “All Programmable”器件而精心打造， 致力于加速其设计生产力。

　　Vivado设计套件是以IP及系统为中心的新一代设计环境，面向未来十年的“All Programmable”器件，在集成度和实施速度可以提高到原来的4倍。

　　赛灵思开发 Vivado 设计套件的目的是为客户提供一种具有完整系统可编程功能的新型工具套件，为帮助客户顺利过渡到Vivado 设计套件的使用，赛灵思将继续坚定地为采用 7 系列及更早期的赛灵思 FPGA 技术的客户提供 ISE 支持。今后 Vivado 设计套件将成为赛灵思的旗舰设计环境，支持所有 7 系列器件及赛灵思未来器件。

赛灵思vivado设计套件专题:http://www.elecfans.com/topic/tech/vivado/

 

　　赛灵思颠覆性的新一代设计套件Vivado震撼上市， 面向未来十年的All Programmalbe器件

　　在vivado新品发布会上赛灵思亚太区执行总裁汤立人说道：系统集成的瓶颈在于 设计和IP重用，集成算法和RTL级IP，混合DSP、嵌入式、连接功能、逻辑以及模块和“系统”验证方面。而vivado设计套件实现了瓶颈的突破，vivado具有层次化芯片布局规划，多领域和多芯片物理优化，可预测“设计”与“时序”收敛的冲突等优势，通过加速集成可以使生产力提成到原来的4倍。

　　图1。赛灵思全球高级副总裁汤立人表示， Vivado要解决的就是加速生产力的问题：加速IP集成，加速实现， 生产力加倍。这就是Vivado发布的意义。

　　图2、vivado:生产力提成至原来的4倍。

　　Vivado IP集成器

　　§ 采用图形化设计，实现复杂 IP 快速准确的连接

　　– 在接口层面，而非个别的信号层面建立连接

　　– 自动设置和复制 IP 参数

　　– 自动生成 RTL

　　– 完全支持任意层数的设计层次结构

　　– 能够创建基于处理器和非基于处理器的设计

　　§ 与 Vivado IP 封装器流程紧密集成，实现快速的 IP 和子系统重用

　　图3、Vivado IP集成器

　　Vivado高层次综合

　　§桥接应用鸿沟

　　–从算法设计人员到硬件设计人员

　　§用 C 语言开发

　　–规范简洁

　　–算法探究

　　–快速验证

　　§借助 HLS 实现重用

　　–架构探究

　　–成本/功耗降低

　　–IP 可移植

　　图4、vivado高层次综合

　Vivado 实现

　　简便易用

　　–只需学习一种 IDE

　　–按钮式编译流程

　　–基于任务的“视图”

　　§快速综合

　　§快速实现

　　§快速设计分析

　　北京化工大学信息科学与技术学院教授何宾也对vivado设计套件评价道：vivado对系统构建的难度降低了“硬件”和软件协同设计的灵活性增强了。此处的硬件是在芯片上搭建系统， 软件是在该系统上实现特定应用。在这个平台上，更容易做出差异化、个性化的设计。(创意性的与众不同的设计) 。

　　赛灵思vivado设计套件发布会即将结束时，赛灵思全球高级副总裁汤立人说， 如果i'm lovin ' it让你想到麦当劳，以后我们希望您看到或者想 到“All Programmable”，你会想到赛灵思。

　　电子发烧友网编辑后记:赛灵思vivado设计套件作为以IP及系统为中心的新一代颠覆性设计环境。集成系统级设计工具AutoESL，可以将C语言直接转FPGA硬件实现，极大的方便了设计开发人员的开发。Vivado设计套件采用并行处理的方式，在不改变代码的情况下大大缩短了运行时间。