资料下载
×
可编程逻辑学习100问
消耗积分:0 |
格式:rar |
大小:241.0 KB |
2012-05-23
Kelly Yang
分享资料个
可编程逻辑器件应用设计技巧百问
1. 么是.scf?
答：SCF文件是 MAXPLUSII 的仿真文件, 可以在 MP2 中新建.
2. 用 Altera_Cpld 作了一个186 (主 CPU)控制 sdram的控制接口, 发现问题：要使得 sdram读写正确, 必须把186(主CPU)的clk送给sdram, 而不能把clk经cpld的延时送给sdram. 两者相差仅仅4ns. 而时序通过逻辑分析仪测试没有问题. 此程序在xilinx器件上没有问题. 这是怎么回事?
答：建议将所有控制和时钟信号都从 PLD输出, 因为 SDRAM 对时钟偏移(clock skew)很敏感, 而 Altera 的器件 PLL 允许对时钟频率和相位都进行完全控制. 因此, 对于所有使用SDRAM 的设计, Altera 的器件 PLL 必须生成 SDRAM 时钟信号.
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
