台积电将制造两倍于当今最大芯片尺寸的大型芯片，功率数千瓦

　　您是否认为AMD的Instinct MI300X以及NVIDIA的B200 GPU体积庞大？据报道，近日在北美的技术研讨会上，台积电透露其正在研发的CoWoS封装技术新版本可以将系统级封装（SiP）的尺寸扩大至原有的两倍以上。预计这些封装将采用120x120毫米的超大尺寸，耗电量也将高达数千瓦。

　　新版CoWoS技术使得台积电能制造出比传统光掩模（858平方毫米）大3.3倍的硅中介层。因此，逻辑电路、8个HBM3/HBM3E内存堆栈、I/O及其他小型芯片（Chiplet）最多可占据2831平方毫米的面积。而最大的基板尺寸则为80×80毫米。AMD的Instinct MI300X和NVIDIA的B200均采用了这项技术，虽然NVIDIA的B200芯片体积大于AMD的MI300X。

　　预计在2026年，台积电将推出CoWoS_L技术，该技术能将中介层的大小提升至约5.5倍的光掩模尺寸（尽管不及去年宣布的6倍）。这意味着4719平方毫米的面积可供逻辑电路、最多12个HBM内存堆栈及其他小型芯片使用。这类SiP所需的基板尺寸更大，台积电正在考虑采用100x100毫米的基板。因此，这类芯片将无法使用OAM模块。

　　此外，台积电表示，到2027年，他们将拥有新的CoWoS技术，该技术将使中介层的尺寸达到光罩尺寸的8倍甚至更高，从而为Chiplet提供6864平方毫米的空间。台积电设想的设计中包括四个堆叠式集成系统芯片（SoIC），搭配12个HBM4内存堆栈和额外的I/O芯片。如此庞大的设备无疑将消耗大量电力，且需配备先进的散热技术。台积电预计此类解决方案将采用120x120毫米的基板。

　　值得注意的是，今年早些时候，博通展示了一款定制AI芯片，包含两个逻辑芯片和12个HBM内存堆栈。尽管我们尚未获得该产品的详细规格，但从外观上看，它似乎比AMD的Instinct MI300X和NVIDIA的B200更为庞大，尽管仍未达到台积电2027年计划的水平。