三星电子研发16层3D DRAM芯片及垂直堆叠单元晶体管

　　据三星电子高层透露，其已研发出16层3D DRAM芯片。

　　在今年的IEEE IMW 2024活动中，三星DRAM业务的资深副总裁Lee指出，已有多家科技巨头如三星成功制造出16层3D DRAM，其中美光更是发展至8层水平。

　　然而，他也强调，现阶段三星正致力于探索3D DRAM及垂直堆叠单元阵列晶体管（VS-CAT）的可行性，暂无大量量产的计划。值得注意的是，Lee曾在美光担任过未来存储芯片的研究工作，后于去年加入三星。

　　VS-CAT与传统DRAM有所区别，其采用双硅晶圆设计，外围设备和逻辑/存储单元独立连接。若将外围设备直接连接至单元层，会导致表面积过大。

　　因此，外围设备通常在另一片晶圆上制造，再与存储单元通过键合方式连接。预计3D DRAM将采用晶圆对晶圆（wafer-to-wafer）等混合键合技术进行生产，此项技术已广泛运用于NAND和CMOS图像传感器的制造过程。

　　此外，三星还计划将背面供电网络（BSPDN）技术引入3D DRAM领域。

　　同时，三星亦在研究垂直沟道晶体管（VCT）。VCT又称4F2，较之先前的6F2技术，可大幅降低晶粒表面积，最高可达30%。据悉，原型产品有望于明年问世。