芯科实验室推出业界首款通用时钟缓冲器Si533xx

　　高性能模拟与混合信号IC领导厂商Silicon Laboratories (芯科实验室有限公司, NASDAQ: SLAB)今日宣布推出业界首款通用时钟缓冲器(clock buffer)，可以用单颗IC替代多颗LVPECL、LVDS、CML、HCSL和LVCMOS缓冲器，而无需多个不同格式缓冲器。新型Si533xx系列产品集成常见的时钟树功能，包括时钟分配、时钟复用、时钟分频、格式转换和电平转换。Si533xx系列产品基于专利的低相位噪声时钟驱动器架构，其超低抖动特性可满足最严格的抖动规范，并具有简化时钟树设计，与其他产品相比，为设计人员提供更多的抖动余量。Si533xx时钟缓冲器特别针对通信、数据中心、无线设施、广播视频和嵌入式计算应用的需求而设计。

　　Si533xx时钟缓冲器系列产品是Silicon Labs完整时钟产品组合的新成员，对于所有高性能应用，客户都可以简化完整时钟树解决方案的设计和采购。Silicon Labs时钟树产品可提供业界最高集成度，并且时钟生成和分配所需的外部器件数量最少。从同一供应商获取所有时钟器件，能够确保端到端性能，免去令人头疼的互操作性，同时也简化客户的供应链管理。

　　其他时钟缓冲器通常仅支持单一时钟输出信号格式，而且没有集成基本的时钟树功能。这种缺陷迫使系统设计人员使用多种分立缓冲器、复用器、分频器和电平转换器来满足时钟分配需求，由此增加设计的复杂性和成本。Silicon Labs灵活的高集成度解决方案解决以上问题，既增加灵活性、简化时钟树和减少设计复杂度，又避免令人头疼的采购问题。

　　Si533xx时钟缓冲器提供单芯片解决方案，可以替代高达10个不同的LVPECL、LVDS、CML和HCSL缓冲器输出，或高达20个LVCMOS缓存器输出，以及分立的复用器、分频器和电平转换器。Si533xx时钟缓冲器的独特架构使设计灵活性最大化。时钟输出分成两个独立的区，每个区的信号格式可通过引脚由用户选择，为开发人员提供多种选择。两个区都具备独立于内核电压的专用电源电压引脚，可启动简单的电压电平转换。器件的通用输入级支持两个差分或单端输入，低噪声2:1输入复用器支持无差错切换，可消除输入时钟切换期间无效脉冲传输到器件输出端的风险。此外，一些Si533xx缓冲器支持独立的输出时钟启动引脚，具有控制灵活性。

　　Si533xx系列产品在保证性能的前提下，提供高集成度和灵活度。Si53302芯片是业界最低抖动的多格式缓冲器(典型值100fs RMS)，其性能可与一流的固定格式缓冲器相媲美。此外，器件的2:1输入复用器在时钟输入引脚之间提供60dB以上信号隔离度，使串扰产生的抖动最小化，在需要双输入时钟的应用中保证低噪声运行。片上电源电压调整可提供极高的电源噪声抑制(PSRR)能力，确保FPGA、ASIC、SoC和PHY中稳定的低噪声运行。

　　Silicon Labs副总裁暨时序产品总经理Mike Petrowski表示：“我们应用创新的混合信号技术创建时钟缓冲器的全新类别，特别针对令人头疼的时钟树相关问题而设计。Si533xx系列产品重新定义时钟缓冲器功能，包括高集成度、通用并且没有性能损失的任意格式转换器，为开发人员创新和简化系统设计提供更大灵活性。”

　　价格和供货

　　Silicon Labs Si533xx时钟缓冲器现已量产，支持多种封装类型，1万颗采购量时单价为0.8美元起。Si53301/4-EVB开发套件支持Si533xx系列产品，具有Si53301 2入6出的通用缓冲器/转换器。此开发套件可用于评估所有Si533xx产品性能，易于通过跳线来配置，而无需额外软件。

　　Silicon Labs还提供在线交叉查询参考工具，可以识别出与传统缓冲器引脚和功能兼容的Si533xx缓冲器型号。