可编程PLL硅时钟提供一流抖动性能

　　随着自动测试设备、电信及网络、计算机及消费电子产品复杂度和系统数据传输率/频率的不断提高，系统需要更加精确的同步，并实现更低的抖动。同时，系统对高性价比的电磁干扰(EMI)抑制(采用扩频技术)的要求也越来越高。因此，设计中需要用多频率时钟产生器来整合时钟树(晶体、PLL、缓存、I/O)，利用高性能的锁相环(PLL)替代较高频率应用中的传统晶振，使时钟扇出具备灵活的skew，并支持多种I/O(LVDS、PECL、HCSL、HSTL)。此外，设计中还需要半定制化时钟和可编程时钟以提升系统的性能和设计灵活性。这些应用趋势对时钟产生技术及频率元件提出了更高的要求，市场迫切需要能够满足上述需求的完整时钟树解决方案。

　　NB3N3020是安森美半导体最新推出的一款可编程时钟乘法器，该器件能产生低压正射极耦合逻辑(LVPECL)时钟及低压互补金属氧化物半导体(LVCMOS)时钟，因此，NB3N3020能够用于诸多领域，如网络、消费电子和计算机应用。NB3N3020含有三个三电平LVCMOS单端选择引脚，可以设定26种可能时钟频率中的任一种，具有极高的灵活性，采用单颗定制器件即可替代不同系统中的多个时钟。NB3N3020拥有8 MHz～210 MHz的宽输出频率范围。它采用一颗5.0 MHz～27 MHz基本模式并行谐振晶体或一颗2.0 MHz～210 MHZ LVCMOS单端时钟源，产生差分LVPECL输出和单端LVCMOS输出，多种可供选择的时钟输出频率是对输入时钟频率相乘的结果。低电平时，LVCMOS输出启用(OE)三态时钟输出，系统设计人员能够在系统中动态地控制时序状况。NB3N3020具有极佳的抖动性能，周期抖动仅为5皮秒(ps)，为电路板设计人员提供了充足的系统时序裕量，即使是更高频率的设计依然具有极高的可靠性。

　　安森美半导体的时钟树解决方案包括时钟产生和时钟支持及分配两大部分。前者包括高性能时钟、时钟模块、灵活的CMOS可编程时钟;后者包括时钟分配、分立式PLL器件、时钟支持逻辑。其中，时钟产生部分中基于PLL的PureEdge硅频率模块NBXxxxx系列目前包括九款产品，均具有一流的长期时域抖动性能和10 MHz频率优异的-163 dBc/Hz元件域噪声，可弥补在12 KHz～20 MHz频率时的0.4皮秒(ps)均方根(RMS)相位抖动，使整个系统时钟树具有更大的时序裕量。这些元件创造了亚皮秒抖动质量的时钟，可以实现100 MHz、106.25 MHz、125 MHz、155.52 MHz、156.25 MHz、200.00 MHz、212.5 MHz、250 MHz、311.04 MHz和312.5 MHz中的单个和/或两个频率，非常适用于1x/2x光纤信道、串行ATA、iSCSI、PCIe、同步光网络(SONET)/同步数字体系(SDH)、以太网和时钟裕量应用。

　　安森美半导体标准产品部全球市场营销副总裁麦满权在介绍新的时钟树解决方案时说：“为了迎合时钟市场及时钟产生技术的应用趋势，我们利用先进的半导体工艺和模拟技术专长，开发了一系列全硅频率技术产品。这些产品可以在系统中提供犹如心脏有规律的跳动的准确频率，在实现更高性能的同时，能简化系统的复杂度，实现精确的系统同步。硅基锁相环(PLL)时钟解决方案将继续替代传统晶振(XO)以满足更高频率、复杂度及系统同步对时钟解决方案的要求。”

　　PureEdge时钟产生模块可以替代传统晶振，降低成本，增加灵活性和功能。在晶振方面，可以缩短传统晶振的上市时间，易于获得非标准频率。混合模块中的PLL可以在5 mm×7 mm×1.9 mm陶瓷封装中直接替代晶振模块。因此，可以提供多种可供选择的频率、多种逻辑系列输出电平(无需电平转换器)，抑制抖动，同时还可以降低制造成本，提高可靠性。安森美半导体标准产品部先进逻辑分部总监兼总经理何焘(Dan Huettl)认为：“PLL技术具备许多其他传统晶振所没有的优势，包括设计上的灵活性、可编程能力，有助于降低成本和提高性能。可编程PLL还可以产生多种频率，支持多种接口，能以单一IC满足全部时钟树要求，用单个器件替代多个晶振。此外，它还支持扩频和可编程延迟等新功能。安森美半导体的PLL硅频率技术提供了极有竞争力的相位噪声和稳定的性能，将逐渐替代目前微处理器和采用微控制器的系统中的传统晶振。” 以常见的机顶盒(STB)、数字电视、家庭网关和其它消费应用等为例，这些系统中可能涉及到众多不同的功能模块，需要不同的时钟频率，如PCI/PCIe、USB、以太网、处理器时钟、视频时钟、ADSL/VDSL、DDR2/DDR3存储器时钟、千兆位以太网和ASIC时钟等，安森美半导体的可编程时钟乘法器，采用单个多PLL可编程时钟解决方案能替代其中的所有分立晶体和/或CMOS晶体振荡器，产生系统需要的所有频率，减小了电路板空间，降低了设备成本。