毋须晶体管？FDSOI技术助力SoC细化至10nm！

　　对于智能手机、平板电脑等移动产品而言，SoC（system on chip）是它们的心脏。最近意法半导体（ST）已开始面向28nm工艺SoC量产完全耗尽型SOI（fullydepletedsilicononinsulator：FDSOI）技术。推动移动产品低成本化和高性能化的微细化技术又有了新选择。

　　若采用完全耗尽型SOI（FDSOI）技术，无需使晶体管立体化便可继续推进SoC微细化至10nm工艺左右。由于可以沿用原有半导体制造技术和设计技术，因此无需很多成本即可继续推进微细化（图1）。对于希望今后仍长期享受SoC微细化恩惠的设备厂商等来说，这将是很好的选择。关于完全耗尽型SOI和CMOS工艺对比，参见：【Altera或为其FPGA产品采用全耗尽型SOI技术？ 】

　　在成本和性能方面优于FinFET

　　FDSOI是用很薄的氧化膜（buriedoxide：BOX）将晶体管的管体（沟道）和Si基板隔开，将管体减薄至几nm厚，从而使沟道完全耗尽的技术（图2）注1）。这与沟道立体化以使其耗尽的三维晶体管（FinFET）一样，能够有效抑制随着栅极长度变短、漏电流增大的短沟道效应。

　　注1）沟道耗尽是指变成电子和空穴等载流子基本不存在的状态。

　　FinFET不具备而FDSOI具备的优点是能够跟原来的BulkCMOS技术一样保持平面晶体管的构造。FDSOI与FinFET相比，“制造工序减少，工艺成本大幅降低，还能直接沿用BulkCMOS的设计技术”（意法半导体设计与服务执行副总裁PhilippeMagarshack）。

　　制造FDSOI需要比Si基板贵的SOI基板，因此制造成本与BulkCMOS差不多。能使用原有设计技术是与需要大幅改变设计工具和电路布局的FinFET最大的区别。因为能减小电路设计方面的限制，集成度也容易提高。

　　

　　图1：14nm工艺以后仍保持平面晶体管

　　意法半导体将采用FDSOI技术使平面构造的晶体管延续到10nm工艺。2014年将量产14nm工艺技术，2016年将量产10nm工艺技术。（图由《日经电子》根据意法半导体的资料制作）

　　

　　图2：能够兼顾低成本和高性能

　　采用FDSOI技术的晶体管能够沿用BulkCMOS技术使用的很多制造工艺和设计技术（a）。工作性能超越BulkCMOS，驱动电压低时性能尤为出色（b）。（图由《日经电子》根据意法半导体的资料制作）

　　在工作速度和耗电量等性能方面，意法半导体的Magarshack认为“FDSOI比FinFET更有优势”。FinFET随着沟道的立体化，寄生电容增大，工作速度容易降低，而FDSOI可以避免这一问题。另外，除栅极电极侧以外，还可通过超薄的BOX层由基板侧动态施加偏压，因此阈值电压的控制性好。在驱动电压低、容易出现阈值电压偏差问题的移动产品用SoC中，这一特点可以充分发挥作用。

　　确立管体膜厚的控制技术

　　不过，FDSOI在量产时间上落后于FinFET。美国英特尔已从2012年在22nm工艺微处理器中采用了FinFET，***台积电（TSMC）等代工企业也准备在2014年开始量产的16～14nm工艺中采用FinFET。

　　FDSOI原来面临的课题是很难控制只有几nm的管体厚度。由于管体厚度是决定阈值电压等晶体管特性的参数，因此每次技术更新换代，都要减薄厚度。随着微细化的发展，技术难度加大，难以进一步减薄。

　　意法半导体此次通过与法国知名SOI基板制造商Soitec公司、法国研究开发机构CEA-Leti及开发CMOS工艺的合作伙伴美国IBM等合作解决了这一问题，“确信能够微细化到10nm工艺”（Magarshack）。

　　首先将应用于智能手机SoC

　　FDSOI技术将首先应用于智能手机及平板电脑的SoC。意法半导体的合资子公司瑞士ST-Ericsson将在2012年内推出的28nm工艺SoC中采用该技术注2）。

　　注2）针对该SoC的技术详情已经在2012年12月10～12日于美国旧金山举行的“IEDM（InternationalElectronDevicesMeeting）2012”上公布。详见：【Altera或为其FPGA产品采用全耗尽型SOI技术？ 】

　　意法半导体今后将在该公司针对数码相机及游戏机等的SoC上采用FDSOI技术，并向美国GLOBALFOUNDRIES公司提供了制造技术，以便外部的设备厂商及半导体厂商采用该技术。GLOBALFOUNDRIES公司计划“从2013年7～9月开始提供28nm工艺的FDSOI技术”（该公司全球销售与营销执行副总裁MichaelNoonen）。