制程技术的飞跃 英特尔22纳米制程剖析

用户对于更高性能和更低功耗的需求一直是推动CMOS技术进步的塬动力。由于设备变得越来越小，推动业界持续开发更先进的新材料、提高封装密度，并为整合设计变化的设备增添更多新功能。因此，在追求完美CMOS开关的过程中面对製程上的诸多挑战──这是在进一步剖析英特尔22奈米製程后的心得。

製程微缩牵涉到缩小MOSFET的每一个方面，值得注意的就是闸控开关；当闸极开启时允许电流在通道中流通，而关断时则中断所有电流流动。

MOSFET开关一直是微电子技术的发展基础。然而，当製程持续微缩超过30奈米节点后，已经变得越来越难以维持通道闸控了。这种现象即所谓的短通道效应（SCE），它可能会对元件的微型化带来负面影响，如阈值电压取决于通道的长度。多年来，IC製造商採用叁种主要的方法来减轻SCE：源极/汲极、通道以及闸极堆叠技术。

而针对更先进的技术节点，就必须结合使用这叁种方法。英特尔最先採用22nm製程开发的处理器，目前已经开始量产。UBM TechInsights日前针对这款22nm处理器的结构及其电气特性进行分析。

英特尔CORE i5-3550是一款四核心的处理器，代号为‘Ivy Bridge’，採用英特尔22奈米製程技术搭配叁闸极（Tri-Gate）电晶体製造。传统的2D平面MOS电晶体已被可在硅基板上垂直升起的3D硅鳍薄片所取代。这种薄形的高k电介质隔离了硅鳍薄片以及硅鳍叁侧上的金属闸极──顶部与每侧边各建置一闸极──而不像2D平面电晶体只在顶端建置一个闸极。因此，位于晶鳍叁侧上的每个闸极均可控制由源极流至汲极的电流。

图一：英特尔22奈米叁闸极元件SEM影像图。

叁闸极结构：製程技术的飞跃进展

英特尔的叁闸极製程使用其第五代应变硅技术；在PMOS通道（引起压缩应变）使用浮层源-汲极与嵌入式硅锗（Si-Ge），并为NMOS通道（产生张力应变）使用嵌入式碳化硅（SiC）。同样地，叁闸极电晶体基于英特尔的第叁代高k/金属闸极，即目前建置的FinFET结构。

虽然从32到22奈米节点的唯一重要改变在于导入了叁闸极FinFET，但这并不是缓慢累积的变化，相反地，它象徵着製程技术的一个跳跃性进展。这种进展不只是平面电晶体50年歷史的重大变化，同时也是前进至完全耗尽型通道领域的一大步。

叁闸极电晶体具有几项优势。例如，有效的闸极宽度与鳍高度成正比，而且可在完全不增加元件面积的情况下增加闸极宽度。此外，由于闸极环绕硅鳍外围，更能有效控制通道，从而实现更高驱动电流以及低次阈值漏电流。另一项优点是这种叁闸极架构提供了一种不同的结晶平面。当以平行或垂直方向施加应力于叁闸极电晶体时，也会影响到载子迁移率。更高的迁移率可为PMOS电晶体带来好处。

叁闸极结构也为製程整合带来挑战。SiGe和Si:C外延层必须在窄硅鳍凹处生长，而非在硅基底上生长。硅鳍间距决定了电晶体区域，也限制源极与汲极植入的倾斜角度。由于还必须进行双重图案等步骤，所有的硅鳍间距也必须保持一致；如果要求较大的闸极宽度，那么就必须同样套用在多层硅鳍上。这意味着闸极宽度取决于硅鳍的整数单位。

在其6电晶体SRAM单元，英特尔决定使‘下拉’（PD）电晶体宽度大于‘存取’（AC）电晶体宽度。因此，为PD电晶体採用两片硅鳍，而为AC电晶体使用单片硅鳍。图中显示6T-SRAM的拓墣影像，其中N1/N2是NMOS_PD；N3/N4是NMOS_AC；而P1/P2是PMOS‘上拉’（PU）电晶体。每个N1和N2都有两片硅鳍，其它的都只有一片硅鳍。

图二：已移除金属闸极的6T SRAM阵列SEM影像图。

双重图形曝光

鳍式电晶体可直接在硅基底上成形，并以浅沟槽隔离（STI）结构同时进行蚀刻而实现。通常，STI结构是正向倾斜的，以便于间隙填充；鳍式电晶体由于具有垂直层，因而必须採用多个步骤的蚀刻製程。然而，从英特尔的硅鳍横截面图来看，它类似于一种不规则的四边形，而非细长的矩形。虽然硅鳍顶部相当狭窄，仅7nm宽，但底部宽达18nm，为硅鳍成形过程提供了可靠的基底。

这种几何特徵有助于避免在边界的电场过度密集。在STI结构一开始的一个小步骤，可能作为修復蚀刻造成的损坏以及定义硅鳍的热氧化指标。图中显示高k闸极电介质以及环绕硅鳍的金属功函数层。包括几个阻障层、金属功函数层以及厚W闸极填充层，这些层都必须在高长宽比的沟槽进行填充。

图叁：硅鳍与金属闸TEM剖面图。从高倍数放大的影像可看到单晶硅鳍的塬子平面。

从附图来看，当闸极长度为30nm而沟槽深度约110nm时，长宽比约为3.5。在金属功函数沉积后，长宽比因W沉积而增加，宽度减小但仍保持相同的高度。因此，在未来的新製程世代中，当闸极沟槽变得更窄时，可能影响金属闸极填充，从而导致闸极导电性的问题。

图四：PMOS 与NMOS电晶体TEM剖面图。

製程变异

FinFET元件生产时面临的另一项挑战是製程变异性──在硅鳍结构中即使是微小如奈米级的差异，都可能在元件性能上造成重大影响。採用193nm浸润式微影、双重图形以及其它製程步骤后，22nm节点的鳍宽度变异大约有10%。这些波动对于未来的生产具有重要意义。

图五：与硅鳍垂直以及与金属闸极平行的TEM剖面图。

儘管从1990年起业界广泛地进行各种相关研究，但只有英特尔成功地实现第一个FinFET元件的产。展望未来，业界仍然还有几种选择可持续推动新一代製程微缩：旋转基板；在SOI上形成FinFET，或甚至採用环绕式闸极架构。

对此先进製程技术节点的更大挑战并不在于物理微缩极限，而是如何实现更高的良率，这完全取决于如何降低製程变异。从90nm进展到22nm的五代技术製程中，英特尔已逐步为源极、汲极、通道与闸堆叠技术製程带来一些改变，但大部份的其它製程步骤则维持不变。这种渐进式的改善过程，同时也强化了现有的整合过程。

至于22奈米节点本身已经在性能与整合机制之间进行权衡折衷，并已克服许多製程方面的挑战了。这不但提升了元件性能，也彻底为MOSFET开关带来突破性的进展。