面向新一代多核器件的电源管理技术

　　摘要

　　现代高频器件所消耗的电量大约有一半是静态电量－漏电与频率无关，但与电压水平相关，另一半则是动态电量－基于系统负载，从而与频率相关。由于频率与电压水平密切相关，因此需要较高的电压水平来驱动频率；一般的概念是利用 DVFS－动态电压和频率调节。也就是说，当系统负载较低时，频率被降低，从而可降低电压。然而，这种方法只能节省一定的电量，对负载变化的反应速度较慢，因此也需要更复杂的系统/板卡解决方案，以不断适应功率和频率。

　　片上系统尤其是多核器件的优势在于能够完全打开和关闭器件的组成部件，以匹配系统负载。由于在器件内部便可完成上述操作，因此不需要如此复杂的外部电路。然而，在器件内打开和关闭部件过去是一个缓慢的过程，因此不可行，现在这种情况正在发生改变。

　　通过新一代高端多核器件，飞思卡尔推出了 SRPG（状态保持电源门控）概念。这种技术在掉电时不把模块状态存储到外部存储器，而是允许每个触发器保存自己的状态。因此，整个内核、内核子集或其他功能块可即时打开和关闭。 这推出了一个新的非常有效的执行概念，内核只在需要时才运行，然后只在可能需要时执行单元。

　　本文简要介绍了现代高端电源管理，以及这种技术如何与工艺技术和设备设计相关。然后展示了如何通过利用 SRPG 进一步改进新一代多核器件，以及设备负载水平感知等其他 SoC 技术自动打开和关闭内核。

　　引言

　　随着半导体器件变得更加强大，因此可能消耗大量的电力，电源管理已经成为一个越来越重要的主题。与十年前相比，频率的竞赛已经导致事实上的电源上限和通用的高频。此外，多核和集成度的提高产生了功能非常强大的器件，使功耗管理变得至关重要。在手机等手持设备领域也如此，此类设备应在高性能激活状态和低功耗的待机状态之间进行切换。但在服务器中心也如此，在服务器中心每个区域和/或瓦的性能的重要性日益增加。散热和功耗以及空间等成本比单个器件的最大性能更加重要。多核如今已成为现实，在两个中等性能的器件之间分割应用与在高性能器件之间分割的难易程度相当。基本物理通常为两个中等性能的器件比高端器件提供更高的每瓦和每面积汇聚性能，假定应用可正确地在内核/器件之间进行分割。

　　在这里，我们将展示现代半导体器件的功耗的基本属性，然后介绍了可包含在设备设计中用于降低功耗的被动节电功能，这些都很容易理解，但通常不要求软件具体使用它们。然后，我们将讨论需要软件与硬件合作以充分利用的主动节电功能。最后将介绍飞思卡尔 QorIQ 器件提供的功耗模式以及它们所利用的功能。

　　电源基础知识

　　动态功耗的主要公式为： P = C V2 f

　　其中 P 代表功耗，单位为瓦，C 代表所切换的设备的电容，V 代表电压，f 代表切换频率。如公式所示，功耗随着频率呈线性增长，但与电压呈平方增长。然而，采用特定工艺技术的器件的最大频率取决于电压有多高，信号被驱动的程度。增加电压可允许更高的频率，但同时也会大大增加功耗。这也是停止大多数增加频率的做法的根本原因之一。

　　功耗的直接影响是明显发热。虽然功耗本身是有成本的，但主要问题是热效应，因为根据使用情况需要散热片、风扇、空调等冷却设备。而热度增加也影响额定电容，增加功耗。这种相关性是不稳定的，可能导致功率快速增加/热增加，除非热被转移，或功耗降低（通过抑制性能）。重要的是需要了解器件功耗随温度变化有何差异，低结温 Tj 25C 和高结温 105C 之间的差异可能导致功耗显著增加，如图 1 所示。重要的是，如果需要的话板卡电源和热设计可以应对温度升高，但同样重要的是需要了解低温下的功耗将大大低于器件设为最大功率时的功耗。因此，在确保低温的情况下使用器件可降低功耗。例如，许多环保标准允许缩减功能，即如果环境温度高于正常状况或风扇破裂，风速降低，则降低频率或减少活动内核的数量。借助新的缩减式冷却方式来降低器件的功耗可使系统回到热/功率稳定状态。

　　（图字）功率

　　图1：功耗如何随温度变化而改变。

　　现代高频器件所消耗的电量大约有一半是静态功率- 漏电与频率无关，但与电压水平有关，而另一半则是动态功率 – 基于系统负荷，因此与频率及电压有关。静态和动态功率之间的合适比率取决于器件的设计选择数量，如工艺技术、晶体管的选择和布局。但在包含芯片的各个器件之间和芯片之间也存在自然的工艺差异。漏电较多的晶体管功耗一般也更高，以允许更高的最大频率。因此，把器件设置为高速、高功率，或低速、低功率比较常见。然而，器件之间依然存在差异，当设计系统特性时，确保它足够强大以处理最大功率器件非常重要。同样重要的是需要了解芯片供应商提供的功率数通常指那些功率最大的器件，而一个典型器件拥有较低的功耗。典型功率器件和最大功率器件之间的功耗可能相差两倍或更多。

　　（图字）内核静态；内核动态；系统动态；系统静态

　　图2：多核器件不同子部件的静态功耗和动态功耗差异。

　　板卡和系统设计人员通常关注两种情况：功率最大时- 电源设计应考虑瞬时（子时钟周期时标）最高水平。热最大值时 - 热设计应考虑较长时间间隔（从数秒到数分钟）内的平均功耗。决定器件功耗的基本参数是电压和频率，其中重要的是观察最大抖动，电源设计可能有最大抖动，热设计可能有短期平均值。但高端器件通常具有自动节电功能，我们将在后面讨论这个功能，这样由于器件利用率降低而达到节电的目的。例如，内核功耗往往与利用率成正比，带静态补偿，而且DDR内存在利用率为零时，几乎不消耗功率。低利用率还可以在动态电平和较低的电压电平时关闭各个模块，以降低静态功耗。

　　看功率数时，需要考虑以下参数：结温、器件利用率水平（包括高速缓存的使用率）以了解内核效率、电压 - 平均值或平均值加最大抖动、内核和子系统频率、I/O配置以及群体器件的使用功率- 典型功率还是最大功率。

　　被动节电

　　降低功耗是设计半导体装置的一个重要组成部分。可使用许多先进技术来降低功耗，而无需任何或仅需非常有限的活动系统和软件感知。在本节，我们将讨论时钟门控、打盹模块和电压 ID。

　　时钟门控

　　由于一个模块的动态功耗取决于频率，因此我们通过降低频率或在不使用时将其完全关闭就可以大大减少动态功耗。时钟门控技术是一种常用技术，在这个技术中，一个模块的启用信号关联到本地时钟信号。当模块被禁用时，时钟也将被停止，从而消除了动态功率。时钟门控技术也可用于减少芯片尺寸，从而降低功耗，因为时钟停止则无需在模块内启用信号传播。

　　时钟门控技术多用于较大的模块，如内核、DDR 控制器、接口、加密单元等，但它也可在模块内使用。例如，通常内核运行的频率比系统内其他部件的频率高，因而对动态功耗更敏感。因此，可以对内核中的组件，如浮点单元、矢量处理引擎或单个执行块实行门控。子组件时钟的启用和禁用取决于管道中的指令。

　　飞思卡尔已将广泛的时钟门控应用于几代器件，而且将继续将其作为产品设计工艺的一个重要组成部分。

　　打盹模块

　　电压水平对于静态和动态功耗都至关重要，，但降低电压就不能以给定的频率正确执行。然而，正如时钟门控技术可短期节省模块的功率一样，电压水平也可以临时改变。这一理念利用了状态保持需要的电压比状态变化需要的电压更少这一事实。把模块置于这种低电压模式被称为 “打盹”状态。然而，实施打盹功能比时钟门控技术更复杂，它还需要尽早指示状态变化，这样电压水平可以即时调回，而不影响性能。

　　打盹状态的典型实施方法不是为了降低 Vdd，而是为了提高接地电平。最终的效果是相同的，降低电压差和减少漏电。飞思卡尔在 45nm P50x0 器件的高速缓存中推出打盹功能，而且 28nm e6500 内核支持打盹功能。

　　（图字）正常；打盹

　　图3：提高接地以降低相对于 Vdd 的电压差，从而降低静态和动态功耗。

　　电压 ID

　　电压识别 - VID，监控半导体器件制造的工艺变化。假定漏晶体管能提供快速器件 - 即更易驱动，以及高功耗器件，那么通常可以通过采用较低的电压来降低速度和功耗。这可以使器件群更紧密地联系在一起，从而产生更统一的系统，同时实现更大的产出。

　　带VID的器件在生产测试阶段会获得标识，这个标识会通过熔断或其它永久机械手段印在器件上。然而，需要电源能够慢慢调节电压才能让 VID 起作用。在启动过程中会读取 ID，并相应地调整电压。

　　（图字）功率；频率；频率过低；功率过高

　　图4：通过这个示例可以看到器件群如何传播以及 VID 如何能允许电源规格之外的器件移入，或者看到推动群聚集以便使功率和频率更统一。

　　主动节电

　　感知所需的性能/吞吐量可以进一步节电。这通常通过让软件指定性能需求（如操作系统观察空闲状态，尽可能降低性能）来实现。正如下文所述，它也可以通过硬件感应硬件块上的系统负荷，特别是使用硬件排队机制来实现。在复杂系统中，对于优化功耗来说，来自空调、风扇和其它热设备的功耗比单个器件更重要。由于功耗随着温度升高而大大增加，因此热感应是一个重要方面。

　　动态电压和频率调节

　　器件利用率低可以减少其计算吞吐量，一般来说，最简单方法是通过降低内核的时钟频率来实现，从而节省动态功耗。降低频率通常容易实现：使用来自同一个系统定时器但带有不同频率输出的多个 PLL。也可以使用一个 PLL 并拥有时钟分频器将频率减半，或减少四分之一等来实现同样目的。多核器件经常把几个 PLL 融合在一起，用于这些内核，而且每个内核有数个分频器。这样可允许每个内核根据其负载 以独立的频率范围运行。这种技术称为动态频率调节（Dynamic Frequency Scaling） - DFS，常用于飞思卡尔的 QorIQ 产品中，请参见图 5 的实施示例。

　　（图字）系统时钟；时钟选择（每 CPU）；e500 内核；I-缓存；D-缓存；128KB L2 缓存

　　图5：使用 PLL 和分频器组合的多核器件的频率选择实施示例。

　　如果降低频率，则不再需要努力驱动器件，也同样可以减少电压。这将影响动态和静态功耗，并且其增益比单独的 DFS 更大。动态电压调节 – DVS 本身是不可能实现的，因此，它通常被称为 DVFS。虽然电压调节的好处更多，但也更为复杂。正如 VID 要求电源能够慢慢改变电压水平， DVS 也是如此。有了 DVS，操作时也需要实现动态化，并面临一些挑战。多核器件的每个内核通常有不同的电压需求，以实现节能，同时内核可能处于不同的负载下，而且随着内核数量的增加，需要的电源平面数量相当大，这对于直接成本和板卡面积来说是不切实际的，而且非常昂贵。其次，改变电压水平的过程相对较慢，从低负载情况调整到突发情况会增加过程延迟，会导致不均衡的过程时间，甚至导致数据丢失。在实时系统中，这往往是不可取的。飞思卡尔的 QorIQ 器件不支持 DVS，但推出了不同的技术–SRPG，更好地发挥了现代器件有多个内核的优势，接下来我们将讨论这个方面。

　　状态保持功率门控

　　最高能效的节电是完全关闭所有不需要的部件，节省所有动态和静态功耗，采用多核器件已使其成为了现实，因为增加的内核数量改进了功率/性能粒度。然而，这还不是非常切合实际，因为它需要大量的时间和精力来恢复执行状态。对于内核而言，这是一个部分启动程序，需要重新初始化内核寄存器、堆栈和堆配置、MMU 等，此外，还要将内核添加到操作系统调度程序。关闭部分器件也难以有效地实施，因为启用和禁用部分之间的电压差很容易导致不稳定、漏电、甚至损坏组件。模块之间的隔离也会影响块本身的性能。此外，还需要有不同的电源平面，这会增加芯片尺寸或外部组件的数量。

　　飞思卡尔应对这一挑战的解决方案是在高端 QorIQ 器件中推出了 SRPG –状态保持功率门控（SRPG）。其思路是将模块状态保持门控与非状态保持逻辑分开供电，非状态保持逻辑通常是较大的集。SRPG允许在低功耗和活动状态之间非常快速地进行转换，本质上说是VDD回调，并且必须重新达到一个稳定水平 - 这通常可能是一个亚微秒事件。与完全关闭的概念类似，SRPG理念节省了全部动态功耗和几乎所有静态功耗。该技术的高速功能允许不同的执行方式，其中模块始终处于关闭状态，直到被主动请求要执行一些任务，随后它们被唤醒，执行任务，然后又返回到低功耗状态。这一概念经常用于超低功耗 MCU 解决方案中。然而，根据应用使用情况可能需要修改软件。

　　（图字）逻辑；flip flop：触发器

　　图6：将状态保持触发器和逻辑分开供电，可使逻辑掉电，并在空闲和激活模式之间快速切换。

　　热传感

　　器件的性能、功耗和结温之间有紧密的联系，这样能够感应到它们并能够在系统开始出现不稳定的功率状态时做出反应，就变得很重要。在许多位置都可以感应到温度，但最重要、最准确的温度感应直接在芯片本身上。集成式温度传感器长期以来一直是高性能器件的标准，但后来一般只采用一个模拟输出，这需要一个外部 ADC 将温度进行数字化处理并进行反馈，通常通过一些标准的接口，如 I2C，来执行。

　　由于半导体器件的功耗随着温度的增加而增加，因此当 Tj 较高时，以更高的速率运行外部冷却设备是典型的节电做法。然而，最佳温度取决于器件和系统的功能、位置等综合因素，并且最有效点（sweet spot）会变化。因此，更精确的温度传感器、快速反馈和更宽的芯片温度设置可节省电力，因为它可以提供更严格的控制回路，以平衡内部负载、控制外部温度，如风扇和 AC。因此，飞思卡尔在努力为 QorIQ 器件开发一个完整的集成式温度单元。该温度单元将包含多个高精度温度传感器（针对芯片的不同部件）以及集??成的 ADC、统计和看门狗/中断功能。

　　负载传感

　　与温度传感同样重要的是要了解系统负载，过去通过内核负载检查实现。然而，内核负载只告诉我们瞬时工作和突发情况，而空闲系统可能提供一个错误的视图。现代多核器件还拥有与内核分隔开的高度自主的加速器。因此，系统负载不一定与内核负载相同。

　　飞思卡尔的DPAA（数据路径加速架构）技术表达了这样一个概念：传统的低端器件驱动器被推到硬件中以降低缓冲器和队列管理等负载。硬件了解队列情况，这可以提供一个新的硬件负载传感功能，从而有助于电源管理。飞思卡尔将这一概念称之为级联电源管理（Cascaded power management）。该技术可根据队列情况通知内核进入睡眠模式或被唤醒。还可以检测处于低功耗模式时的突发状况时，并可根据配置采取适当的行动；可以是保持低功耗模式并用活动内核来进行处理，或唤醒其他内核。

　　结论

　　电源管理变得越来越重要，多核器件为平衡功耗和性能提供了许多新方法。本文开头部分描述了影响功耗的一些基本要素，然后介绍了解决这些问题的新概念和技术。被动和主动节电技术发挥了重要作用，这些技术使功耗始终保持在最低限度，还可以根据系统负载情况最大限度地降低功耗。

　　Freescale和Freescale标识是飞思卡尔半导体公司在美国专利商标局注册的商标。CoreNet 和 QorIQ是飞思卡尔半导体公司的商标。所有其他产品和服务名称是其各自所有者的财产。Power Architecture和Power .org文字标识及Power和Power.org标识及相关标识是Power.org的许可商标和服务标识。