UltraScale架构面世 Xilinx挑战ASIC竞争格局

　　电子发烧友网：当赛灵思对媒体宣布其ASIC级 UltraScale架构时，笔者就想到去年闹得风风火火的华为ASIC设计案，当时很多媒体表示，“华为或将首次采用ASIC，并可能打击FPGA正在取代ASIC传统地位的争议说法”。电子发烧友网则认为“华为或将采用FPGA和ASIC的混合芯片技术”。而后汤立人先生则站出来声明，“实际上，华为的下属公司一直都在研制ASIC以降低成本，此次并不是第一次，但这并不能表明华为会放弃FPGA。”说不定，赛灵思从那时起就正在和华为等公司共同研发ASIC级 UltraScale架构。

　　继行业首个SoC增强型Vivado设计套件发布以来，Xilinx又一巅峰之作--ASIC级 UltraScale架构震撼登场。UltraScale架构是Xilinx推出的业内首款ASIC级可编程架构，是行业首次在全面可编程的架构中应用尖端的ASIC技术，致力于从根本上满足人们对数百Gbps的系统性能、全线速下的智能处理能力以及高速浮点运算水平的需求。

　　
赛灵思公司全球高级副总裁，亚太区执行总裁汤立人评价道，“UltraScale架构代表了PLD行业的转折点，具有里程碑意义。”

　　UltraScale架构的诞生伴随半导体行业首款20nm器件的投片而面世。投片半导体行业首款20nm器件、PLD行业首款20nm All Programmable器件，而且实现行业首个ASIC级的可编程架构——UltraScale™，这些具有里程碑意义的行业第一的发布，延续了赛灵思在28nm节点投片首款器件以及在All Programmable SoC、All Programmable 3D IC和SoC增强型设计套件上所实现的一系列行业第一的优势。在28nm工艺节点，赛灵思在过去的一个财年， 占据了28nm市场60%的市场份额， 而在上一个财季的最后一个季度， 该份额已经攀升至65%以上，呈持续上升的绝对优势 。汤立人强调，“赛灵思28nm器件量产后的产品质量非常好，至今没有任何返修问题”。

　　
图 UltraScale架构----业界首款ASIC级All Programmable架构

　　赛灵思的创新不仅体现在工艺和技术上的创新，更体现在应用领域的创新。据介绍，在2000年左右网络经济泡沫时期，赛灵思的产品90%以上用于通信领域，而如今在通信领域的应用不到50%，其他领域的应用超过50%。此外，在28nm的设计采纳（design win）中，有40%来自以前的ASIC用户。从这个意义上来说，FPGA正在一步步取代ASIC，而这个趋势，也可以说客户的需求趋势，也正是赛灵思打造UltraScale这一ASIC级架构的动力所在。

　　在竞争格局上，今天的发布从某种意义上来说，让Xilinx面对的不再局限于以前的FPGA行业，而是面向更广阔的PLD +ASIC市场领域。对于客户来说，不管你的产品是FPGA还是ASIC，不管你是28nm还是20nm， 重点在于产品能否满足自己的需求。面对ASIC巨大的投入、面对变化多端的市场需求和ASIC定制的局限性造成的投入风险， 面对差异化需求和ASIC定制化产品的矛盾， 满足ASIC功耗和尺寸同时又兼具灵活性的可编程方案成为客户追逐的目标。以创新而闻名行业的赛灵思公司ASIC级可编程架构UltraScale的发布可谓行业里程碑式的创新之作，不仅使得赛灵思再一次扩大了PLD产业的价值和市场覆盖面，而且，更重要的是，对于PLD行业架构的转型，对于ASIC设计的局限带来了重大的变革意义。

　　UltraScale ASIC级可编程架构能够解决海量数据流和智能处理带来的带宽及流量问题。汤立人先生用一个最形象生动的比喻说明了这一点。如下图所示：没使用UltraScale架构之前，有限的道路会导致主线堵塞；而有了UltraScale架构，就像右图实现智能分流一般，带来了实现智能交通流的新方法，从而从根本上解决了交通堵塞的问题。

　　事实上，UltraScale架构能够从布线、时钟、关键路径及电源等四方面解决影响先进节点芯片性能方面的最大瓶颈问题——互连。

　　和最接近的竞争产品相比，赛灵思在高端器件上远远领先至少一年的时间，而在中端器件上则领先至少半年左右。与此同时，支持UltraScale架构FPGA的Vivado设计套件早期试用版已经开始供货，首批UltraScale架构器件将于2013年第四季度开始供货。当结合台积电（TSMC）技术和赛灵思UltraScale架构，并通过Vivado设计套件进行协同优化，UltraScale架构将比竞争对手提前一年实现1.5至2倍的系统级性能和可编程系统集成——相当于领先竞争产品整整一代。

　　据汤立人先生介绍，UltraScale架构跨越多个技术节点，将延伸赛灵思的整体产品系列。赛灵思UltraScale架构可从20nm平面晶体管结构（planar）工艺向16nm乃至FinFET晶体管技术扩展，从单芯片（monolithic）到3D IC扩展。汤立人先生表示，UltraScale架构暂时会先应用到中高端领域。在20nm技术节点，Zynq、Kintex、Virtex会有所量产，而低端的Artix暂无计划，因为Artix 7系列暂时还能满足当前的需求。对于16nm技术节点，随着赛灵思和台积电联手实施“FinFast”专项计划，未来也将以一个团队（One Team）的合作模式为业界带来打造具备最快上市、最高性能优势与最高集成度的16nm FinFET FPGA产品。未来，双方将联合优化FinFET工艺，以应用于Xilinx下一代UltraScale技术架构产品中，2013年推出测试芯片，2014年产品化。届时，与TSMC合作的FinFET项目会为Xilinx继往开来，继续保持‘全面领先’的优势”。

——电子发烧友网原创，转载请注明出处！