芯华章为产业提供覆盖RISC-V全流程的验证方案

近日，在粤港澳大湾区RISC-V技术研讨会暨先进开放计算专业委员会成立大会上，芯华章与中国电子、长城科技、腾讯、深圳市重大产业投资集团、新思科技、睿思芯科、蓝芯算力、清华-伯克利、东南大学、中山大学、香港城市大学、鹏城实验室等30余家企业和科研院所，一同担任先进开放计算专业委员会首批理事单位，为产业提供覆盖RISC-V全流程的验证方案。

作为一种新兴指令集，RISC-V的验证工作尤为重要。比起成熟架构，RISC-V充满了更多的开放性和不确定性。

只有借助更充分、更完备的验证，才能保障基于RISC-V架构相关产品的稳定性，从而助力其获得大规模的商业部署。

聚焦验证领域，芯华章从底层架构创新做起，提供覆盖RISC-V全流程需求的客制化验证方案，包括在core IP层面提供RISC-V指令和架构实现验证，在RISC-V SoC层面针对多核互联、多接口的验证，以及对基于RISC-V处理器的应用提供完整的全系统验证方案。   同时，也提供灵活的脚本接口，允许工程师自定义验证环境，以适应不断变化的RISC-V生态系统。

RISC-V IP core验证

在一致性证明过程中，芯华章的等价性验证工具GalaxEC支持RISC-V处理器的算术逻辑单元ALU，包括乘法单元及浮点运算等C++模型到RTL实现的等价性验证，确保设计在整个实现过程中的一致性和正确性。

从IP到RISC-V多核
及SoC的设计仿真验证及调试

基于芯华章自主研发的多核一致性模型，GalaxPSS可以自动化生成大量针对Cache Coherency的C testcase，大大降低对工程师手工编写验证场景的经验依赖，提高验证的场景覆盖率和完备性，在和国内领先的RISC-V处理器IP供应商芯来科技合作中，获得了客户的高度肯定。

创新引领 l 芯华章联手芯来科技提升RISC-V处理器设计验证

此外，芯华章逻辑仿真器GalaxSim通过对SystemVerilog和UVM标准的支持，能够为RISC-V CPU的研发提供仿真支持，同时其独有的Turbo模式更能成倍加速多核RISC-V处理器的仿真验证效率。

目前，GalaxSim在多个客户测试用例上已经取得了2-3倍的仿真性能提升，大幅降低了仿真回归测试的时间。

作为验证的必备基础工具之一，芯华章调试系统Fusion Debug也针对RISC-V处理器提供深度定制调试服务。

复杂RISC-V系统级验证和软件适配

在中国科学院计算技术研究所开源RISC-V处理器“香山”项目中，芯华章双模硬件仿真系统HuaPro P2E也有亮眼表现。

不同于传统的原型验证或硬件仿真，HuaPro P2E基于统一的软件平台和硬件平台，实现了有效的创新双模工作形式：

◉  硬件仿真模式下支持高达7千多个全信号互连，全信号不限深度的调试，以及各种虚拟验证方案。

◉ 在原型验证模式下，通过一键式原型验证流程可以大大缩短验证时间，在超大规模SoC设计可以实现高达10M的仿真速率，以满足软件开发调试需求，同时还有丰富的接口解决方案。

HuaPro P2E —— 香山SoC Demo

未来，以先进开放计算专业委员会成立为契机，芯华章将继续链接RISC-V先进开放计算领域技术、产业、人才、资本资源优势，深化生态聚合，破解行业关键共性痛点问题，加快科技成果向新质生产力转化，为建设现代化产业体系提供“芯”动力。