芯朋微小体积5V2.4A六级能效充电器方案详介

电源设计应用

438人已加入

描述

  今天给大家介绍PN8370(SOP7) 5V2.4A六级能效充电器方案。

  一PCB及DEMO实物图

  二方案典型应用图

pcb

  

  三方案特性

  输入电压:90~265Vac全电压

  输出电压:5V

  输出电流:2.4A±3%

  平均效率:≥79.94%(满足六级能效要求)

  高压启动待机功耗《50mW

  多重补偿(线补偿、CC补偿、温度补偿、轻载补偿)无需外部元件

  输出短路保护、输出过流保护,VDD过压保护,FB分压电阻开路、短路保护,电流侦测电阻Rcs短路保护,过温保护;

  

  四测试数据

pcb
pcb
pcb

  五EMC测试

  EMI传导、辐射满足EN55022 Class B标准要求,裕量均大于6.0dB

  ESD满足IEC61000-4-2,8kV/15kV等级要求

  EFT满足IEC 61000-4-4: 2004,4kV等级要求

  Surge满足IEC 61000-4-5:2005,1kV等级要求

  交流绝缘满足3.75kV,60s, 漏电流小于5mA要求

  六封装及脚位配置图

pcb

  七设计要点

  1. 多模式恒压控制策略

pcb

  PN8366-PN8370恒压控制策略如上图所示,多工作模式以提高转换效率:

  PFM_QR Mode: QR技术以提高75%和100%效率

  PWM_QR Mode: 平衡开关损耗及通态损耗以提高25%和50%效率,避免音频噪音

  PFM Mode: 专利高压启动显著提高10%负载效率

  Standby Mode:工作频率低至400Hz,可实现30mW待机

pcb

  由于芯片工作在不连续导电模式,工作频率由能量守恒确定:

  电源设计应注意:

  合理设计变压器,确保满载fs在35~75kHz(4点平均效率与fs成反比)

  合理选择假负载,确保空载fs大于400Hz

 

  2. 自适应检测式谷底开通

pcb

  如上图所示:

  T1为变压器励磁时间:

pcb

  T2为变压器去磁时间:

pcb

  T3为激励电感Lp和寄生电容Cds的振荡时间,忽略开关管开关瞬态转换时间Tr和Tf :

pcb

  PN8366-PN8370在T3期间寻找振荡谷底开通,从而减小Cds放电损耗,提高效率、降低芯片温度,由(4)式可以看出:T3与VDC成正比,即输入电压越低,芯片跳过的谷底越少;T3与Po成反比,即输出功率越重,芯片跳过的谷底越少(实际为衰减振荡),建议在低压满载时芯片在1-3谷底开通。

  3. FB采样

  芯片在T2期间间接采样输出电压信号,闭环调节输出电压:

pcb

  应尽量减小变压器漏感Ls或减轻RCD吸收,以降低Tr期间变压器漏感Ls与Cds振荡对FB采样的影响,提高电压精度。另外,输出电压线补量由FB采样电阻调整:

pcb

  4. 变压器设计

  根据电磁感应定定理,最大磁通密度为:

pcb

  其中Np为变压器原边圈数、Ae为变压器窗口面积、Vcs芯片CS脚内部基准最大值。

  该系列产品采样开环恒流法,即去磁占空比固定为0.5

pcb

  由于芯片占空比被限制在0.5以内,变压器匝比受下式约束:

  pcb

  应考虑(1)、(7)、(8)、(9)来设计变压器电气参数,由于PN8366-PN8370的VDD范围放宽至8~34V,可支持各种变压器结构。

  5. 功率管应用

  为提高系统可靠性,功率器件应降额使用,在最糟工况下,推荐降额系数如下:

  电压De-rating系数为0.85,如芯片Vds电压低于595V(700*0.85)。

  温度De-rating系数为0.85,如芯片表面温度低于115度(135*0.85)。

  6. PCB布线

  功率回路尽量短,且与其它回路分开,改善系统EMC

  采样回路尽量短,以防止采样受干扰,提高系统EFT能力

  VDD电容尽量紧贴芯片供电脚与GND脚,提高系统ESD能力

  芯片小信号回路应远离EMI滤波器的磁性元器件,改善电磁兼容性.

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
评论(0)
发评论
jf_63473968 11-03
0 回复 举报
你好可以提供完整文件吗 收起回复

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分