三星半导体高层揭露晶圆代工技术蓝图

　　三星半导体（Samsung Semiconductor Inc.，SSI）的高层透露了该公司晶圆代工厂技术蓝图细节，包括将扩展其FD-SOI产能，以及提供现有FinFET制程的低成本替代方案。

　　而 其中最受瞩目的就是三星将开发低成本14纳米FinFET制程（14纳米LPC），该公司已经出货了超过50万片的14纳米制程晶圆，并将该制程的应用扩 展到网路/伺服器以及汽车等领域，但三星的晶圆代工业务行销资深总监Kelvin Low表示，他预期下一代应用将可扩展至需求较低成本的项目。

　　“总是会有一些关于成本与性能权衡的疑虑，”Low接受EE Times美国版编辑访问时表示：“LPC与LPP （14纳米）有同样的PDK，而制程步骤已经减少…这让我们能达到较低的制造成本，而且我们决定将之与我们的客户分享。”

　　三星也将在今年提供14 LPC的RF附加技术；Low并未说明那些制程步骤被减少，也未提及14纳米LPP （即Low-Power Plus，为三星第二代14纳米FinFET制程技术）与LPC之间的成本差异到底有多少，仅表示较低成本的制程技术选项将能在今年某个时间提供。

　　Low 补充指出，三星将发表10纳米LPP制程技术，在性能上会比第一代的10纳米LPE （Low-Power Early）制程提升10%；而虽然三星的晶圆代工事业部门已经开始研发7纳米LPP节点，并号称在功耗、性能与面积（PPA）的微缩上具竞争力，但 Low表示在10纳米节点与7纳米节点之间会有一些模糊地带。

　　“我们认为10纳米节点的寿命会比其他晶圆代工厂所声称的更长，而我们认为7纳米节点必须要以大量生产为目标进行定义与最佳化，不只是锁定高利润的产品；”Low表示：“EUV微影技术会是让7纳米节点技术达到可负担之成本的重要关键。”

　　据了解，三星最近已经向一组客户简报其EUV技术现况，但细节不便对媒体透露；Low表示，该公司已经有一些样本产出，但还不到可以宣布7纳米制程EUV技术可行的地步。

　　在 现有技术方面，三星正在提升8寸晶圆技术的产能，从180纳米到65纳米节点；8寸晶圆技术将涵盖嵌入式快闪记忆体（eFlash）、功率元件、影像感测 器，以及高电压制程的生产。“我们持续收到客户对8寸晶圆技术产能的需求，”Low表示：“我想目前在某些特定区域仍供不应求，而且相关需求越来越显 着。”

　　三星也将在现有的28纳米FD-SOI基础上，于2017、2018年添加RF与嵌入式非挥发性记忆体（NVM）技术；该公司将更 聚焦于先进制程技术，而非出货量已经下滑的智慧型手机相关技术。Low表示：“重要的是有很多新应用出现，都是非常令人兴奋的东西；”他指出，如汽车应用 市场对该公司就是不少可期待的商机。

　　为了克服先进制程节点的挑战，Low表示三星正积极与客户进行更深一层、更早期的合作；该公司也会对客户开放其设计流程以及设计方法，以加速产品设计时程。

　　编译：Judith Cheng

　　（参考原文： Samsung Details Foundry Roadmap，by Jessica Lipsky）