关于赛灵思FPGA实现高效并行实时上采样的分析和介绍

许多信号处理应用都需要上采样。从概念上来讲，最简单的方法是，对一组向量数据进行M倍上采样可以将该向量数据的离散傅里叶变换（DFT）进行补零处理，插入实际频率分量的（M-1）倍个零后再将补零的向量数据变换回时域。这种方法的计算代价较高，在FPGA中实现时效率也不高。这里提出了一种高效、并行的实时上采样电路，每个ADC时钟生成M个上采样值，其中M是所期望的上采样因子。我们在赛灵思公司的Virtex-6 XC6VLX75T FPGA上实现了一个M为4的上采样，以作为这种通用技术的一个示例。

我们的并行上采样技术基于称为“加窗Sinc插值”的概念，有一些优秀文献对其作了详细描述。为便于说明，考虑图1示例子中的16 MHz模拟信号。

图1——用于说明该上采样过程的16-MHz信号示例

该信号可以用下式表示：

如果对图1所示的信号进行采样/量化，在80Mhz时使用驱动到其满量程输入范围97.7％的一个12位ADC，每个信号周期只采样5次，生成如图2所示的样本数据序列。以因子4对该示例数据序列进行上采样，达到320MHz的有效采样率，可在每一信号周期内提供20个样本。虽然这里描述的方法可以采用更大的上采样因子，但为便于说明，这里的上采样因子M = 4。