FPGA/ASIC技术
描述
此 PMP10600.1 参考设计提供为 Xilinx? Zynq? 7000 系列 (XC7Z015) FPGA 供电时所需的所有电源轨。此设计使用多个 LMZ3 系列模块、多个 LDO 和一个 DDR 终端稳压器。它还具有一个用于加电和断电排序的 LM3880。此设计采用 12V 输入电压。
特性
? 提供 Xilinx? Zynq? 7000 系列 (XC7Z015) 所需的所有电源轨
? 设计已经过优化,支持 12V 输入
? 板载加电和断电排序
? 支持 DDR3 存储器件
? 模块设计,使用方便
全部0条评论
快来发表一下你的评论吧 !