Vivado中综合实现和出bit文件步骤教程

电子说

1.3w人已加入

描述

本文详解综合实现和出bit文件。各Block都搭建完成后,选中这个bd右键,Generate Output Products主要是把IP参数和连接信息update到project中,同时也会检查错误。(一般synth也会更新,但是有目标的update下更放心)

没有错误的话,再右键Create HDL Wrapper,给整个bd加个hdl的壳。(因为综合工具不处理原理图bd,所以再次倒腾回hdl的code模式)

Vivado

我的project会报这个警告。是BRAM的连接端口不匹配,我自己的IP中BRAM类型是OTHER,可以自己双击BRAM_Port端口把MasterType类型改成BRAM_CTRL,就不报warning了。

Vivado

先Run Synthesis,在Run Implementation,最终Generate Bitstream。建议一步一步来,工程大,电脑配置又不顶尖的话,耗时会非常长。一步步来,逐步把错误消了。

Vivado

上面的Simulation和Debug是两个比较重要的调试环节,后面章节单独介绍。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分