怎样接地才符合EMC

 

 

【现象描述】

       某产品的结构如图2.58所示。
 

       在进行电源端口±2 kV、信号端口±1kV的电快速瞬变脉冲群（EFT/B）测试时发现，当P1、P2、P3同时接地时，测试均不能通过；当只有P1接地时，电源口的EFT/B测试可以通过，信号电缆1与信号电缆2测试均不能通过；当P1、P2接地P3不接地时，电源口与信号电缆1（屏蔽电缆）的EFT/B测试可以通过，但是信号电缆2（屏蔽电缆）的EFT/B测试不能通过；当P1、P3接地P2不接地时，电源口与信号电缆2的EFT/B测试可以通过，但是信号电缆3的EFT/B测试不能通过；当P1、P2、P3都接地时，所有端口的EFT/B测试不能通过。
 

       从以上结果看，没有一种接地方式可以让产品所有端口的EFT/B测试通过。

 

【原因分析】

       要分析原因，先大致看看EFT/B信号干扰测试的特点与实质。EFT/B（电快速瞬变脉冲群），由电路中的感性负载断开时产生。其特点是不是单个脉冲，而是一连串的脉冲， 图1.12所示是电快速瞬变脉冲群波形，而且其单个脉冲波形前沿t r可达5ns，半宽T可达50 ns,，这就注定了脉冲群干扰具有极其丰富的谐波成分。幅度较大的谐波频率至少可以达到1/πt r，亦即可以达到60MHz左右，电源线、EUT、信号线与参考接地板之间均有寄生电容存在。这些寄生电容的存在给EFT/B 干扰提供高频的注入路径。因此，试验时EFT/B干扰电流会以共模的形式通过各种寄生电容注入到电路的各个部位，如图2.59所示，对电路产生较大的影响。

       一连串的脉冲可以在电路的输入端产生累计效应，使干扰电平的幅度最终超过电路的噪声门限。从这个机理上看，脉冲串的周期越短，对电路的影响越大。当脉冲串中的每个脉冲相距很近时，电路的输入电容没有足够的时间放电，就又开始新的充电，容易达到较高的电平。当这个电平足以影响电路正常的工作时，系统就表现出受到干扰。

       实际上在EFT/B 试验中，整个试验的原理图如图2.60所示。

       图中，EFT为干扰源，测试时，干扰源分别施加在DC电源口，signal cable1上与signal cable2上；C1、C2是EUT电源输入口的Y电容；C3、C4是信号电缆对参考地的分布电容；P1、P2、P3分别是三个可以接地的接地点；顶层PCB与底层PCB分别是这个EUT中的放置在上面的PCB板和放置在下面的PCB板，两板信号之间通过排针互连。Z1～Zn表示信号排针的阻抗；Zg1表示地排针的阻抗；Zg2表示P2 、P3 之间互连PCB印制走线的阻抗。

       EFT/B 干扰造成设备失效的机理是利用干扰信号对设备线路结电容的充电，在上面的能量积累到一定程度之后，就可能引起线路（乃至系统）出错。这个结电容充电的过程也就是EFT/B干扰的共模电流流过EUT的过程，流过EUT的共模电流的大小和时间直接决定了EFT/B试验结果。

       图2.60中的箭头线表示试验时共模电流的流向，由此可见，在EFT/B的干扰源的远端接地会促进EFT/B共模电流流过EUT内部电路，当共模电流流过内部电路时，电流流经的阻抗是决定干扰影响度的关键，如果阻抗较大，则就会有较大的压降产生，即EUT会受到较大的干扰，阻抗较小则反之。在本产品中，上、下板之间通过排针互连显然高频下阻抗较大（一般一个PCB板上的接插件，有520μH的分布电感；一个双列直插的24引脚集成电路插座，引入4μH~18μH的分布电感）。三个接地点之间也只是通过较窄的PCB走线互连，阻抗也较大。从这方面来说，该EUT一方面需要单点接地来减小共模电流流过EUT内部电路。另一方面，从阻抗分析及试验现象上看，三个接地点之间存在区别，或者说三个接地点之间存在较大的阻抗，这样一来需要通过一定的方法来降低三个接地点之间的阻抗，以使共模电流流过时，压降较小，这对试验成功也非常有利。

       关于地线的阻抗问题再做以下补充说明：

       谈到地线的阻抗引起的地线上各点之间的电位差能够造成电路的误动作，许多人觉得不可思议。用欧姆表测量地线的电阻时，地线的电阻往往在毫欧姆级，电流流过这么小的电阻时怎么会产生这么大的电压降，导致电路工作的异常。

       要搞清这个问题，首先要区分开导线的电阻与阻抗两个不同的概念。电阻指的是在直流状态下导线对电流呈现的阻抗，而阻抗指的是交流状态下导线对电流的阻抗，这个阻抗主要是由导线的电感引起的。任何导线都有电感，当频率较高时，导线的阻抗远大于直流电阻，表2-2给出的数据说明了这个问题。在实际电路中，干扰的信号往往是脉冲信号，脉冲信号包含丰富的高频成分，因此会在地线上产生较大的电压。对于数字电路而言，干扰的频率是很高的，因此地线阻抗对数字电路的影响是十分可观的。

       如果将10 Hz 时的阻抗近似认为是直流电阻，可以看出当频率达到10 MHz时，对于1m长导线，它的阻抗是直流电阻的1000倍至10万倍。因此对于射频电流，当电流流过地线时，电压降是很大的。

       从表2-2还可以看出，增加导线的直径对于减小直流电阻是十分有效的，但对于减小交流阻抗的作用很有限。而在EMC中，人们最关心的是交流阻抗。为了减小交流阻抗，常常采用平面的方式，就像PCB中设置完整的地平面或电源平面那样，而且尽量较少过孔、缝隙等，当然也可以用金属结构件来作为不完整地平面的补充，以降低地平面阻抗。一般可以认为完整的、无过孔的地平面上任何两点间在100 MHz的频率时，阻抗可以认为是3 mΩ, 在这种地平面下，对于TTL电路至少可以承受600A的脉冲电流（即600 A电流流过是产生1.8V 的压降),而电快速瞬变的最大电流在4 kV下也只有80 A（受电快速瞬变脉冲群发生器500内阻的限制）。在实 际应用中，地平面不可能没有过孔，如果平面中有过孔或由过孔造成的缝隙、开槽，如图 2.61所示。
 

       每1cm长的缝隙就会造成10nH电感，那么当有80 A 电流流过时就会产生压降：

 U=LdI/dt=160V
 

       式中，L是缝隙造成的电感，这里假设1cm长的缝隙就会造成10 nH;

       dI是快速瞬变脉冲造成的电流，这里假设最大80A;

       dt 是快速瞬变脉冲造成的电流的上升沿时间5ns。

       160V显然对TTL电路来说是个非常危险的电压，此时必须通过接地、滤波、金属平面等方式来解决电快速瞬变干扰问题。可见，具有完整地平面对提高抗于扰能力的重要性，尤其对于不接地的设备来讲，完整地平面显得更为重要。

 

【处理措施】

       从以上的分析可以得出以下主要解决方式：

     （1）将多个接地点改成单个接地点，即图中的P2、P3仅接电缆的屏蔽层，取消试验和实际使用时接参考地的接地线，仅保留P1用来试验和实际使用时接地。

     （2）用一块金属片将P1、P2、P3连接在一起，而且保证P1、P2、P3的任何两点间的长宽比小于3，即保证很低的阻抗。

       经过以上两点改进后，再进行试验，测试通过。电源端口通过±2kV测试，信号端口通过±1kV测试。

 

【思考与启示】

 （1）在高频的EMC范畴中，多点接地时的各个接地点之间的等电位连接对EMC非常重要，确认等电位连接的可靠方式是确认任何两点间的导体连接部分长宽比小于5(长宽比小于3将取得更好的效果)。

 （2）相对于EFT/B 干扰源的远端接地对EUT的抗干扰能力是不利的，这样必然促进干扰的共模电流流过电路的地平面。

 （3）接地平面的完整不但对EMS有很重要的作用，同样对EMI也很重要。

 （4）有关接地系统所关心的重要领域包括：

   ●  通过对高频元件的仔细布局，减小电流环路的面积或使其极小化。

   ●  对PCB或系统分区时，使高带宽的噪声电路与低频电路分开。

   ●  设计PCB或系统时，使干扰电流不通过公共的接地回路影响其他电路。

   ●  仔细选择接地点以使环路电流、接地阻抗及电路的转移阻抗最小。

   ●  把通过接地系统的电流考虑为注入或从电路中流出的噪声。

   ●  把非常敏感(低噪声容限)的电路连接到一稳定的接地参考源上，敏感电路所在区域的地平面阻抗最小。