IBERT IP及运行工程生成配置文件与GTX管脚的验证

电子工程师 2017-11-17 9448

FPGA/ASIC技术

206人已加入

描述

第一部分生成IBERT IP及运行工程生成配置文件

1. 选择IP，选择FPGA版本，protocol数量（所有通道用一个速率的话一般只选择1个 protocol），速率，参考时钟频率，通道数量和Quad PLL（大于6G的速率时必须选择）

FPGA

2. 选择需要的Quad 通道114和115，及参考时钟源，这里选择合用QUAD114的参考时钟

FPGA

3.时钟源选择QUAD_114_CLK0做为整个IP的系统时钟，当然这个需要根据硬件实际情况来选择。

FPGA

4.生成IP之后在IP的顶层右键点击Open IP Example Design，然后会打开一个新的VIVADO界面。

FPGA

第二部分上板利用IBERT验证GTX管脚

5.如果需要在ISE的ChipScope中查看IBERT时，直接点击ISE的ChipScope的Analyzer，然后点击链接->配置FPGA。如下图所示

FPGA

6.如果是要在Vivado中查看Ibert，则需要打开Hard ware Session，如下图所示

FPGA

7. 点击Open a new hardware target

FPGA

8. Open a new hardware target界面点击Next

FPGA

9. 不用更改，点击next

FPGA

10.选择目标FPGA芯片点击next

FPGA

11.无需更改，点击next

FPGA

12. 选择配置文件

FPGA

13.选择配置的FPGA，点击右上角create links

FPGA

14.点击+号将所有通路添加进去

FPGA

15. 点击Next

FPGA

16. IBERT 界面

FPGA

17.可将光标放在BERT栏上右键，就可以弹出菜单，根据需要添加或减去功能

FPGA

18.将TX Pattern 和RX Pattern选为31 bit与IP中设置相符

FPGA

19. 点击AUTO REFRSSH可以看到各个通道的速率变化

FPGA

20. 选择一路通道，右键选择create scan可以创建眼图。

FPGA

21.眼图

FPGA

打开APP阅读更多精彩内容

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

相关推荐
FPGA
Vivado
GTX

全部0条评论

快来发表一下你的评论吧 !

×

20

完善资料，
赚取积分