Virtex-7 FPGA Gen3 Integrated Block Completion timeout 机制详解

任何一种 split 交易协议都存在 Requesters 得不到期望的 Completion 的风险。为了允许 Requesters 使用一种标准方式从这种情况下恢复，规定了 Completion timeout机制。

PCIE 规范规定发出需要 Completions 的 Requests 的 PCIE 设备必须实现 Completion Timeout 机制。配置 Requests 除外。PCIE 设备每发出一个需要 Completions 的Requests，Completion timeout 机制被激活。PCIE Root Complexes, PCI Express-PCI Bridges, 和 Endpoints 需要实现 Completion timeout 机制。Switches 不需要主动发起操作，因而不需要 Completion timeout。

Completion timeout 可以通过配置软件禁止。配置寄存器 Device Control 2 的
bit 4 控制 Completion Timeout 的禁止。

 

在V7的Gen3 Integrated Block中，对Completion Timeout的实现有一些特殊的地方，在应用时需要加以注意。

首先，配置寄存器Device Control 2的bit[3:0]规定了Completion timeout的值，bit4控制Completion timeout的disable。这一部分和规范一致。

 

此外，在Gen3 Integrated Block的属性里面，有一些属性和Completion timeout
相关。首先是PF0_DEV_CAP2_CPL_TIMEOUT_DISABLE，这个属性控制是否允
许Completion timeout被disable。默认这个属性是设置为FALSE的。如果需要修改这个属性，需要在相应的verilog/VHLD代码里面修改。

其次还有TL_COMPL_TIMEOUT_REG0/1这两个属性，控制timeout的值。这
两个属性分别对应evice Control 2的bit[3:0]设置为0101和0110的情况。这两种设置下，timeout的值由这两个属性控制。同样，这两个属性也可以通过相关的
verilog/VHLD代码修改。

 

事实上，虽然Device Control 2的bit[3:0]定义了9种timeout的值，只有bit3[3:0]
设置为0101和0110时，Gen3 Integrated Block的Completion timeout机制才能工作。设置为其他值时，Completion timeout机制并不工作。这一点要特别注意，如果需要timeout机制，一定要把Device Control 2的bit[3:0]设置为这两个值中的其中一个。

当出现timeout时，在Requester Completion总线上，completion的bit[15:12]将设为1001，表示出现timeout。这时，Completion只有bit 30（request Completed bit）, bits [71: 64] (tag field) 和bits [55: 48]（requester Function field）有效。

 

下图是一个仿真得到的TIMEOUT波形，设置Device Control 2的bit[3:0]为0x5，设置PF0_DEV_CAP2_CPL_TIMEOUT_DISABLE为FALSE，设置TL_COMPL_TIMEOUT_REG0/1为0x1（为了缩短仿真时间）。当Requester没有得到Completion，timeout以后，可以看到RC总线上出现了1001的Error code。

 

附件大小
Virtex-7 FPGA Gen3 Integrated Block Completion timeout 机制.pdf 496.62 KB