PMOS管防反接电路是一种用于防止电源反接的电路设计,它利用PMOS(P型金属氧化物半导体)管的特性来实现电路的保护功能。
一、PMOS管防反接电路的工作原理
PMOS管防反接电路的核心在于利用PMOS管的栅极(G)、源极(S)和漏极(D)之间的电压关系来控制PMOS管的导通与截止,从而实现对电源反接的保护。
- 电源正常接入时 :
- 当电源正常接入时,电压从PMOS管的漏极(D)经过其内部的体二极管到达源极(S),由于体二极管存在压降,源极电压会略低于漏极电压。
- 此时,栅极(G)通过某种方式接地(或通过电阻分压等方式保持低电位),使得栅源电压(Vgs)为负值(小于PMOS管的阈值电压Vth),从而PMOS管导通。
- PMOS管导通后,其漏源之间的导通压降很小,几乎可以忽略不计,因此输出电压接近输入电压,电路正常工作。
- 电源反接时 :
- 当电源反接时,原本应该接在漏极的电压现在接在了源极,而栅极仍然保持低电位(或相对于源极为高电位)。
- 此时,栅源电压(Vgs)变为正值(大于PMOS管的阈值电压Vth),PMOS管处于截止状态,不会导通。
- 因此,反接的电源无法通过后级电路,从而保护了后端设备免受损坏。
如下电路图所示,此种应用,由PMOS来进行电压的选择,当VIO9V电压存在时,此时电压全部由VIO9V提供,将PMOS关闭,VBAT4.2V不提供电压给VBAT_OUT。而当VIO9V为低时,VBAT_OUT由VBAT4.2V供电。注意R120的接地,该电阻能将栅极电压稳定地拉低,确保PMOS的正常开启。D1和D2的作用在于防止电压的倒灌,D2可以省略。这里要注意到实际上该电路的DS接反,这样由体二极管导通导致了开关管的功能不能达到,实际应用要注意。
下图这个电路,控制信号G_CTRL控制VB4.2+是否给VCC_OUT供电。此电路中,源漏两端没有接反,R2与R3存在的意义在于R2控制栅极电流不至于过大,R3控制栅极的常态,将R3上拉为高,截止PMOS。同时也可以看作是对控制信号的上拉,当MCU内部管脚并没有上拉时,即输出为开漏时,并不能驱动PMOS关闭,此时,就需要外部电压给予的上拉,所以电阻R3起到了两个作用。R2可以更小,到100欧姆也可。
二、PMOS管防反接电路的设计
PMOS管防反接电路的设计相对简单,但需要注意选择合适的PMOS管和相关的电路设计。
- PMOS管的选择 :
- 需要选择具有足够耐压能力的PMOS管,以确保在电源电压范围内能够正常工作。
- 同时,应选择导通内阻较小的PMOS管,以减小导通时的压降和损耗。
- 电路设计 :
- 最基本的PMOS管防反接电路可以通过将PMOS管的栅极接地(或通过电阻分压等方式)来实现。
- 为了提高电路的可靠性和稳定性,可以在电路中加入一些保护元件,如限流电阻、稳压管等。
- 限流电阻可以限制电流过大时对PMOS管的冲击,稳压管可以保护栅源电压不会过高而损坏PMOS管。
三、PMOS管防反接电路的应用注意事项
- 适用场景 :
- PMOS管防反接电路适用于低压、小电流的应用场景。对于高压、大电流的应用场景,可能需要采用其他更为复杂的防反接方案。
- 负载特性 :
- 由于PMOS管开启后电流可双向流动,因此该电路的负载不能是电池等电压源。否则,在电源反接时,负载电池可能会通过PMOS管的体二极管导通,导致后端电路仍然受到损害。
- 电路设计细节 :
- 在设计电路时,需要注意PMOS管的极性和引脚排列,确保正确连接。
- 同时,需要考虑电路中的滤波、去耦等措施,以提高电路的抗干扰能力和稳定性。
- 测试与验证 :
- 在电路设计完成后,需要进行充分的测试和验证工作,以确保电路在电源正常接入和反接时都能正常工作并保护后端设备。
四、总结
PMOS管防反接电路是一种简单而有效的电源保护方案,它利用PMOS管的特性来实现对电源反接的保护。通过合理设计电路和选择合适的PMOS管,可以确保电路在电源正常接入和反接时都能正常工作并保护后端设备。然而,需要注意的是该电路适用于低压、小电流的应用场景,并且需要注意负载特性和电路设计细节等方面的问题。