EDA系统框架结构是怎么样的？标准化现状如何？

设计工具产生的数据格式的一致性对设计结果的交换和共享极为重要，数据格式的一致性通过标准保证，对的底层技术、软件之间的接口以及数据格式等标准的发展情况进行了综述和分析。我国在世界集成电路设计占有越来越举足轻重的作用，EDA技术的标准化刻不容缓，EDA技术的国际标准化以及国内标准化必将大大促进我国集成电路行业的发展。

电子设计技术的核心是EDA（electronic design automation，电子设计自动化）技术，EDA是指以计算机为工作平台，融合电子技术、计算机技术、智能化技术等研制成的电子CAD通用软件包，主要辅助进行IC设计、电子电路设计和PCB设计等。EDA技术已有30多年的发展历程，大致可分为20世纪70年代的计算机辅助设计（CAD）阶段、80年代的计算机辅助工程（CAE）阶段和90年代后的电子系统设计自动化（EDA）阶段，其功能越来越强大，相应对标准化的要求也越来越高。

随着半导体工艺的进步，集成电路设计环境出现了工艺技术进步速度大于EDA工具进步的现象。面对超大规模ASIC的设计，业界有两种倾向：一是提高设计的抽象层次，降低设计的复杂度，这主要由EDA工具的发展来带动，较显著的是行为级综合工具的出现;二是提高设计的粒度，采用可复用的IP核，进行系统的集成。这都引发了EDA工具和EDA设计过程、设计结果新的标准化问题。

目前，EDA工具众多，在给予设计者众多选择的同时，也会导致设计平台失去一致性，阻碍了设计结果的数据交换和共享，这也成为集成电路和EDA工具发展的障碍。芯片复杂程度越高，对EDA的依赖也越高，如果缺乏EDA的底层技术及其接口的标准化，就不能很好地对涉及结果进行交换、共享及重用。

1 EDA设计平台标准

广泛应用于EDA的设计平台主要有两个：一是运行在各类UNIX系统下的桌面高端服务器型工程工作站;二是运行在各类微软Windows操作系统下的桌面型PC机。复杂的芯片设计多采用UNIX工作站完成，而基于Windows系统的PC机多用来完成PCB设计、FPGA和可编程IC设计和一些底端的ASIC设计（用于设计过程中的所选择的一部分）。较流行的EDA软件平台是UNIX工作站，其中受欢迎的计算环境主要包括：SunSoft的Sun操作系统（正在过渡到Solaris更新的版本），Hewlett Packard HP-UX，IBMAIX，DECOSF/1等。由于Windows平台的易用性，它越来越受到设计者的青睐。

IEC/TC93的EDA标准路线图专题研究组下的EII（EDA互操作和集成）小组认为对CDE（通用桌面工作环境）中的用户界面，Windows和Macintosh之间已经有足够的一致性，这个方面已不存在尚未解决的重要问题，计算环境和用户界面的标准推荐采用UNIX平台上的CDE环境以及Windows平台上的windows图形用户界面。

2 硬件描述语言及接口标准

2.1 硬件描述语言标准

硬件描述语言（hardware description language，HDL）用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式。目前典型的硬件描述语言有VHDL，Verilog，SystemC等。美国硅谷较流行使用VerilogHDL，而欧洲则较多使用VHDL。另外还有AHDL，用C/C++作为系统级设计语言则是一个新兴的方法，Superlog，CynlibC++等新的硬件描述语言随着系统级FPGA以及SoC的发展、软硬件协调设计和系统设计的需求也发展了起来。

早期的硬件描述语言，如ABEL，HDL，AHDL，由不同的EDA厂商开发，互不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成，效率低下且容易出错。为了克服以上不足，1985年美国国防部正式推出了高速集成电路硬件描述语言VHDL，1987年IEEE采纳VHDL为硬件描述语言标准（IEEE1076-1987），第二个版本是在1993年制定的（VHDL-93）。VHDL同时也是军事标准（454）和ANSI标准。作为一种硬件描述语言标准，VHDL为众多的EDA厂商支持，且移植性好。

VerilogHDL的使用也非常普遍，其对电路控制的灵活性方面它的效率比VHDL要高。在美国、日本等国Verilog语言的使用率要远高于其他语言。VerilogHDL在1995年成为IEEE标准（IEEE13641995），2001年发布了IEEE1364-2001，目前正在进行新的修订（IEEE1364-2005）。由于Accellera标准组织决定将SystemVerilog3.1a（SystemVerilog是VerilogHDL系统级扩展版）捐献给新的IEEE工作组，而不是原先负责Verilog标准化的IEEE1364工作组，因此可能会导致两个Verilog标准化工作，即IEEE1364-2005和IEEE1800，这也许会影响Verilog语言的标准化，破坏该语言的统一性。 SystemVerilog于2004年获得了PAR（Project Authorization Request，项目授权请求）编号，由IEEE开展的标准化活动已经开始。据Accellera会长丹尼斯·布罗菲（DennisB.Brophy）介绍，SystemVerilog预计将在2005年内成为取消“P”字的IEEE正式标准。

作为两大标准的硬件描述语言，VHDL和VerilogHDL的互操作性非常重要，曾经VHDL和Verilog的相应的国际组织VI（VHDL国际组织）、OVI（Open Verilog International，开放Verilog国际组织，1999年成立）努力协调VHDL和Verilog的互操作问题。2000年，VI和OVI这两个拥有丰富标准制定程序经验的组织合并成立了Accellera。Accellera正在进行Assertion属性描述语言“PSL”的标准化工作———IEEE1850，PLS预计也像SystemVerilog一样在2005年内成为IEEE标准。

2.2 硬件描述语言与设计分析工具的接口标准

详细设计阶段包括面向给定工艺的详细逻辑设计（RTL描述）和物理设计（版图设计）。逻辑设计阶段创建和分析详细的逻辑，进行设计功能仿真、时序验证、可靠性分析以及给定逻辑的预布局及散热分析、功耗估计。物理设计是在版图设计规则和各种约束条件的指导下，设计的逻辑描述被物理综合为具体的版图数据，对整个版图的各种规则、寄生效应和时序进行分析（跨越设计层次、分层次互连模型、分层次寄生参数提取和建模的精确时序分析），对设计的质量和可靠性进行分析和度量（信号质量分析、能量网格分析、散热分析、功耗分析）。

在这方面，有许多国际标准和事实标准在使用，包括EDIF（ElectronicDesignInterchangeFormat，电子设计交换格式，EDIF4.0.0现在已经成为EDA标准，许多EDA开发商如Mentor，Candence等都已采用。EDIF4.0.0实际上是EDA建模的新方法，为一种语言描述形式），CFIDR，PDEF，DEF，SPF，SDF等。EDIF，CFIDR和PDES（STEPAP210）都不同程度地处理逻辑设计和物理设计的结果。但是，目前还没有适当的标准能够类似EDIF的处理途径以一致的方式用于逻辑连接，以支持基于文件的数据;也没有适当的标准能够以一致的方式用于类似DR处理途径的编程接口。对于芯片的物理设计数据也没有标准，虽然EDIFPCB/MCM被MCMASEM联盟选作MCM物理设计数据的标准，但用于MCM物理设计数据的标准需要在EDIF中继续完善。CFI（CADFrameworkInitiative，CAD系统框架委员会，1988年在美国成立）组织正在通过EDIF汇聚成标准信息模型（最终通过PDES汇聚成通用的信息模型）。

2.3 逻辑连接标准

开发通用核心信息模型主要目的之一是处理逻辑互连，所有与逻辑互连有关的详细设计工业标准都应该是这个信息模型的一部分，这样，各种各样的工业信息模型就可以从这个标准而来。

当前业界使用的相关标准有EDIF，PCM/MCM，CFIDR等。EDIF综合了多种格式中的最佳特性，1985年的EDIF1.0.0版本提供了门阵列、半导体集成电路设计和布线自动化交换信息的格式，而后的EDIF2.0.0版本是不同EDA厂家之间交换设计数据的标准格式，EDIF4.0.0由EIA（Electronic Industries Association，电子工业协会）发布为标准，EDIF4.0.0成员大多是世界上著名的EDA供应商及一些电子行业有影响力的协会等，主要由EIA，IPC，曼彻斯特大学（Universityof Manchester），Mentor Graphics，Solectron和Hadco Santa Clara等机构与组织组成。CFI解决的是不同EDA厂家工具集成和实时通信问题，EDIF格式解决的是用不同EDA厂家工具完成设计的数据交流问题。

2.4　测试矢量标准

测试矢量标准既有许多正规的国际标准，又有许多事实上的标准，正规的标准包括WAVES（IEEE1029.1），DTIF（IEEE1029.4）以及新的DASC协议。事实标准如SummtDesign，Teardyne，许多公司也建立了自己的内部格式标准。测试矢量规范的标准需要解决数字测试矢量如何从一种格式转换为另一种格式的问题。

3 EDA系统框架结构

EDA系统框架结构（Framework）是一套配置和使用EDA软件包的规范。目前主要的EDA系统都建立了框架结构，如Cadence公司的Design Framework，Mentor公司的Falcon Framework，这些框架结构都遵守CFI组织制定的统一技术标准。框架结构能将来自不同EDA厂商的工具软件进行优化组合，集成在统一环境之下，而且还支持任务之间、设计师之间以及整个产品开发过程中的信息传输与共享，是并行工程和自顶向下设计方法的实现基础。

系统框架为各种EDA工具提供一个公用运行操作环境的软件系统，包括程序库、扩展语言版本管理、设计方法和设计流程管理、用户界面等。通过框架，用户可对各种EDA工具实施管理，掌握设计执行过程，创建、组织和管理数据。EDA系统框架的基本内容包括：数据模型及数据管理、设计方法管理、设计流程管理和用户界面4部分。1993年CFI正式颁布了CFI1.0框架规范和相应的规范遵从审核程序。CFI框架体系标准解决了实时的工具通信、工具嵌入方式和设计描述，使用户能够混合和匹配来自不同EDA厂家的工具，构成集成的设计环境。

3.1　EDA工具间的通信标准

集成电路设计规模的扩大、公司全球化的发展，要求EDA工具提供支持基于网络的地理位置分散的开发环境，各应用工具可以通过信息进行交互，以组成横跨世界范围的网络。通过最大化工具间的通信和协同工作能力来缩短设计周期，而不是连续的文件翻译和整个设计部分的转移。这要求EDA设计工具具有较高的独立性，以独立于其他的支持EDA的技术如产品数据管理（PDM）技术，各种EDA工具能够以特定的方式与PDM系统通信。

ToolTalk通信工具（包含在CDE中）已被CFI认可作为工具间通信机制标准。然而，仅有通用的通信工具还不够，各种应用工具必须使用消息通用集进行通信。CFI已经开发了一个关于EDA消息字典的标准。CFI之所以推荐ToolTalk，也与EDA消息字典的扩展有关，ToolTalk工具能够满足在UNIX环境类中所有已知的要求。但是，为满足运行在Windows环境下与那些运行在UNIX环境下的工具间进行通信的需求、满足工作环境提供协同工作能力的需求，ToolTalk工具还须进一步发展。关于与工具集成，CFI工具封装标准TES是现在这个领域仅有的一个标准，为满足EDA行业的需要，TES也在不断发展和完善，目前已发展到可以支持将工具自动封装到CDE环境。CIF对传输接口（XTI）采用X/Open标准。

3.2　EDA系统的扩展语言标准

扩展语言（ExtensionLanguage，EL）是大多数EDA系统和工具集的集成部分，用以给设计者和EDA集成工具提供扩展其他工具的功能，流行的扩展语言包括SKILL，AMPLE，基于设计的扩展语言如CFI扩展语言。另外，各种脚本语言也用于扩展EDA系统，例如PERL，TKTcl。EDA扩展语言的多样性导致使用扩展语言实现EDA设计功能以及这些功能的维护、移植变得困难和昂贵。目前，由于EDA扩展语言还没有统一，EDA必须支持多种扩展语言的并存。从长远来看，最终需要一种标准的EDA扩展语言，该标准扩展语言的可重复性、可移植性、工艺性良好，易于被设计者和EDA集成工具使用。如今，CFI扩展语言在一定程度上已经作为一个标准扩展语言得到了广大EDA工具和工具商的支持。PERL也很流行，很多EDA工具支持经过API访问PERL扩展语言库。

扩展语言函数库能够为EDA设计系统的对象和设计数据提供访问接口，能够给应用程序开发人员和EDA集成工具及用户提供一致的图形用户界面和一系列的应用程序控件，与各种流行的扩展语言包括CFI扩展语言和PERL兼容。

3.3　设计对象命名标准

当前很多设计工具可以使用命名惯例给EDA设计对象命名。然而，在某些工具供应商的设计工具或系统中，这个名称有很多限制（例如名称的长度或者名称可用的字符集），而且名称对象的命名规则在不同的工具供应商之间、不同的应用系统之间不尽相同，在由不同工具供应商提供的多个应用系统构成的复杂设计环境下，设计对象命名依然存在一些混淆，尤其是当一些使用不同命名惯例的工具用于衔接紧密的设计循环的情况，于是产生了非常复杂的映射问题。为便于兼容与移植，需要新的设计对象命名标准，标准需要支持主要的设计对象命名惯例，并且支持与现有的设计工具的兼容，给出如何与现有命名惯例进行转化，能够通过工具间通信进行名字对象映射。

3.4 时序信息

0.35μm工艺下由于连线引起的延迟已经占到总延迟的80%～90%，系统设计经常需要在早期即把时序设计作为设计的一部分，时序约束已经成为一个关键约束。时序信息在分级和增量的基础上可作为过程接口的形式被加以利用，当前许多时序驱动的设计工具实际上都与标准延迟文件（SDF，是一个包含了大批量时序信息的文件）进行交互。处理SDF文件的工具将整个文件读入并通过分别给出的连接关系或设计的结构数据描述与时序数据进行关联。现存的标准（如EDIF，CFIDR，AP210）还没有正式数据。标准延迟计算语言（DCL）要求时序信息被当前的标准如SDF支持，对于SDF的扩展应加以监控，以使得标准能够包含必要的信息。

4　IP核标准化

随着集成电路规模和复杂性的增大，基于IP复用技术的设计方法成为弥补设计生产效率和芯片密度之间的差距以及快速进入市场最有效的方法。调查显示，1995年掩模和设计的成本只占据整体的13%，而现在这个比例已升高到62%以上，IP在提高设计速度，降低成本中发挥着越来越重要的作用。“至2010年，IP的使用率将超过90%，基于IP的设计策略日益重要”。Synopsys的CTORaulCamposano博士表示，“而同时存在的问题是如何解决IP多样性，这就需要建立标准的平台和开放式的数据库”。作为解决措施之一，业界正寻求通过建立IP标准化协会来克服这一棘手的问题。部分公司开始和代工厂合作提供更详细的IP信息，或与EDA公司合作提供经过验证的IP，尽管如此，IP的标准化仍然是个很大的问题。在IP核的使用过程中，来自不同厂商的IP集成于同一个芯片中时，会带来很多整合的问题，集成的效果难以达到理想状态。

IP可用性、可复用性、质量评估、建库及IP交易需要统一的标准来支持。国际上关于IP设计、可用性、可复用性及质量评估及其标准化等从20世纪90年代后期开始，交易市场也初步形成。目前，在世界半导体产业的主要国家和地区，都相继建立了IP/SoC设计、交易、管理的组织和机构，包括VSIA（美国），VCX（英国），D&R（法国），IPTC（日本），SIPCA（韩国），RAPID，***SoC推动联盟等。这些组织积极进行IP标准化工作，促进了IP产业的发展。IP/SoC的标准主要由VSIA（Virtual Socket Interface Alliance，虚拟插座接口联盟）制定，目前VSIA已经发布的IP核复用的各种文件中，包括8个规范、5个标准、4个分类法文件、一个质量度量电子表格软件以及其他几个文件，主要是IP核的复用设计标准、交付使用标准。

虽然IP核标准化取得了一定进展，但IP核的设计及使用仍不尽人意，从标准化的角度来讲，迫切需要解决IP核标准的适应性和可接受性问题。首先，因为IP核标准独立于具体器件、具体公司、具体工具、具体工艺，所以一方面标准的一些属性过于细致，使设计者很难确定合适的值，但另一方面又有一些属性不完备，不能很好地说明器件的特性。其次，目前多数IP核标准仍在试行阶段，标准的推广和用户的认可程度不尽人意。各个设计公司，尤其是大型的成熟公司都有自己的内部标准，行业组织推出的标准很难在这些公司内部推广。再次，目前在设计领域充斥着各种概念和术语，设计人员之间、以及公司之间使用的术语往往不一致，但这些术语的统计、确认以及让设计人员接受和认可这些标准仍需要时间。最后，目前专门用于IP设计的工具仍是空白，大多数设计工具对IP核的设计、IP库的管理和使用无能为力，IP的设计、管理和使用方面的标准化有待发展。

随着超大规模集成电路和系统芯片设计的发展，EDA工具制造商正在尽力提高逻辑抽象的层次，EDA也向更高级的描述语言和全集成的验证环境、以及如何将模拟功能集成到数字电路中、分层次设计方法和增量处理等方向发展。EDA设计、测试、封装等多个环节密不可分，EDA标准化范畴很大，本文只粗浅地介绍了其中的部分内容。

EDA标准化已经取得了很大进展，但相关标准和亟待发展的标准依然很多，迫切需要EDA行业广泛参与并达成一致，代工厂、工具供应商和芯片设计师加强彼此联系与协作。EDA产业的发展也产生了新的标准化问题，如代工工艺设计流程套件（PDKs）的标准化等。

DFM（可制造性设计）已经出现动向。EDA标准化团体美国Si2（Silicon Integrated Initiative）和半导体制造设备业界团体SEMI（Semiconductor Equipmentand Materials Institute，导体设备暨材料协会）已经展开合作，开始建立“Designto Manu facturing Coalition（设计与制造的统一）”的DFM应用标准化平台，SEMI的数据模型“Universal Data Model（UDM，通用数据模型）”和Open Access正逐渐成为事实标准。Si2制定的“LEF（Library Exchange Format），DEF（Design Exchange Format）”也在成为更加完善的工业技术标准。此外，Si2也正致力于IP有关的标准化工作。

无论是EDA的使用还是EDA工具本身，我国与先进国家相比都有很大差距。EDA标准化工作在我国刚刚起步，我国有庞大的市场需求和高的增长速度，同时还有后发优势，这是我国EDA发展的楔机。在EDA标准化方面，目前主要应采用国际和国外先进标准，一方面引进和转化适用的标准，更重要的是加强转化后标准的宣传和推广，通过标准化工作促进我国EDA及集成电路产业的发展。