74ls194实现环形计数器

　　74LS194是4位MSI集成移位寄存器，表1为表示逻辑功能的真值表［1，2］．其中，Q0、Q1、Q2、Q3为数据并行输出端，S1、S0为工作方式控制端，D0、D1、D2、D3为数据并行输入端，DIL为数据左移串行输入端，DIR为数据右移串行输入端，CP为时钟输入端，RD为异步清零端．

　　扭环形计数器是满足f（Q0，Q1，…，Qn－Q）＝Qn－1的移位型计数器，图1为4位扭环形计数器的有效状态转换图．

　　用移位寄存器74LS194构成扭环形计数器，状态变化在右移移位或并行输入符合右移规律的数码基础上进行，对数据右移串行输入端或数据并行输入端的激励函数进行自启动设计。

　　自启动设计方法：

　　（1）做出DIR数据右移串行输入端或Di数据并行输入端的卡诺图，按有效状态的状态转换图标出所有有效状态输入值，其余状态为无关项填×值（任意值）．

　　（2）在卡诺图上合并化简求DTR或Di的激励函数．

　　（3）自启动检查及逻辑修改．

　　据无关项×格被赋予的值及状态变化关系，画无效状态的状态转换图检查自启动情况，若不能自启动，需在卡诺图上修改求激励函数包围圈的圈法改变对某些无关项的赋值，将无关项直接或间接引导到有效状态．

　　修改的原则：兼顾状态转换关系能自启动和激励函数最小化的要求，在能自启动的前提下包围圈尽可能大、数量尽可能少［4－10］．

　　（4）求解数据右移串行输入端DIR、工作方式控制端S1及S0、D0D1D2D3预置数输入端的最小化激励函数，画逻辑电路图．

　　设计举例

　　4位扭环形计数器的有效状态转换图如图1所示，1000、1100、1110、1111、0111、0011、0001、0000等8个状态为有效状态，其余的16－8＝8个冗余状态为无效状态。

　　1.移位寄存器74LS194右移移位方式工作

　　移位寄存器74LS194的工作方式控制端为s1＝1、s0＝0，预置数输入端d0d1d2d3＝××××，通过右移移位关系即Qn＋10＝DIR及Qｎ＋1ｉ＝Qｎｉ－1（ｉ＝1，2，…）实现所要求的状态转换．状态变化为：

　　对DIR数据右移串行输入端的反馈激励函数进行自启动设计．

　　做出DIR的卡诺图并化简，由图1所示的4位扭环形计数器有效状态转换图在所有表示有效状态的小格内填第1位次态值，剩余表示无关项的小格内填×值，并合并化简成如图２所示，其中将1100、1000最小项及无关项1101、1001聚合，无效状态1101、1001第1位的次态值被修改为1，分别被引导到有效状态1110、1100．

　　画出无效状态的状态转换图如图３所示，所设计的电路有自启动功能．

　　由图2得DIR的最小化激励函数为

　　另一并合并化简方案如图4所示，将1100最小项及无关项0100、0101、1101聚合，无效状态0101、1101第1位的次态值被修改为1，1101被引导到有效状态1110，0101被引导到1010经1101进入有效状态．

　　画出无效状态的状态转换图如图5所示，所设计的电路有自启动功能．

　　由图4得DIR的最小化激励函数为

　　2.移位寄存器74LS194并行输入方式工作

　　移位寄存器74LS194的工作方式控制端S1＝1、S0＝1，对数据并行输入端进行设计．

　　对D0数据并行输入端的激励函数进行自启动设计．

　　做D0的卡诺图并化简，由图1所示的4位扭环形计数器有效状态转换图在所有表示有效状态的小格内填第1位次态值，剩余表示无关项的小格内填×值，并合并化简同图２，其中将1100、1000最小项及无关项1101、1001聚合，无效状态1101、1001第1位的次态值被修改为1，分别被引导到有效状态1110、1100．

　　画出无效状态的状态转换图如图3所示，所设计的电路有自启动功能．

　　由图2得D0的最小化激励函数为：

　　另一并合并化简方案如图4所示，将1100最小项及无关项0100、0101、1101聚合，无效状态0101、1101第1位的次态值被修改为1，1101被引导到有效状态1110，0101被引导到1010经1101进入有效状态．

　　画出无效状态的状态转换图如图５所示，所设计的电路有自启动功能．

　　由图4得D0的最小化激励函数为

　　对D3数据并行输入端的激励函数进行自启动设计．

　　做卡诺图，化简得能自启动的最小化激励函数为