基于时序分析基本概念模式的介绍

今天要介绍的时序基本概念是Mode（模式）. 这是Multiple Scenario环境下Sign off的一个重要概念。芯片的设计模式包括最基本的功能function模式，以及各种各样相关的测试模式。

PD的同学应该比较熟悉Function, Scan Shift, Capture, ASST这些模式。其实如果细分，这些还能划分出好多新的模式，如下图所示。这些名词可能你经常看见，但是你知道他们具体检测啥，有啥作用嘛？下面我就来分别简单介绍下这些模式。

Function

这个模式不用过多介绍，就是大家最常见的功能要求模式，即标准时序约束模式。

Scan Shift

这个模式大家也很熟悉，移位扫描模式。先介绍下基本的Scan chain概念：由于芯片内部是一个黑盒子，在外部难以控制。我们将芯片中的所应用的普通寄存器替换成带有扫描功能的扫描寄存器，首尾相连成串，从而可以实现附加的测试功能，这就是Scan chain的概念。下图一就是扫描寄存器，下图二就是将扫描寄存器串起来的Scan Chain

因此，当Scan enable端接1，扫描寄存器工作在scan shift模式，把数据pattern移出来，通常这个模式下的时钟频率都很慢，一般就几十Mhz。如下图所示：

DC capture

capture mode通常分为低速和高速模式，分别对应DC capture和AC capture. Capture模式下，Scan enable信号接0，扫描寄存器工作在正常模式下，这时候开始检查function上的pin连接。 低速DC capture也就是我们经常说的Stuck-at模式，主要检查我们平时常见的stuck-at 0/1错误。比如下图中的 inverter A端如果被接到了VSS端的话，就是一个stuck at 1的fault。

AC capture

AC capture也被称为At-speed Structural Test（ASST），是一种高速测试模式，主要测试芯片中的延迟故障，也就是transition。随着半导体制造工艺的不断发展，片上器件的几何尺寸越来越小。此时，由于制造工艺异常，材料纯度不够，环境杂质等因素影响所造成的随机缺陷，导致电路中某些信号transition time变长，如果这种变化造成关键路径上的延迟不满足最大延迟要求，那么整个电路就不能工作在正常频率下。我们称这种故障为延迟故障。如下图的inverter，如果它下降的transition time延迟，就会导致它整个propagation delay超出理想限定的范围。

现在高性能超大规模的芯片的故障也越来越多地表现为延迟故障，而不是传统的stuck-at 故障。因此这个ASST模式也是很重要的，通常会单独作为一个模式定义在mcmm环境中。

At Speed MBIST

MBIST也分为高速和慢速，只不过一般都在高速下测试，慢速很少用到，高速模式下一般测试memory的读写功能。MBIST，全称Memory Built-In Self-Test。MBIST是面向嵌入式芯片存储器的测试方式，用于测试存储器工作是否正常。芯片内部有一个BIST Controller，用于产生存储器测试的各种模式和预期的结果，并比较存储器的读出结果和预期结果。

为什么需要MBIST？

在扫描链很长而且数量很多时，单芯片测试时间是很长的，而且高级测试仪器的价格也急速攀升，因此BIST技术就应运而生。

采用BIST技术的优点在于：降低测试成本、提高错误覆盖率、缩短测试时间、方便客户服务和独立测试。MBIST模式一般覆盖在function模式下面

Slow MBIST

低速Mbist, 一般情况下用不着，只做调试用，或者用于某些高速测不到的情况。

Boundary Scan

Boundary Scan，我们称之为边界扫描。是欧美一些大公司联合成立的一个组织——联合测试行动小组（JTAG），主要为了解决PCB板上芯片与芯片之间互连测试而提出的一种解决方案。边界扫描是在芯片的每一个输入输出引脚上增加一个存储单元，然后再将这些存储单元连成一个扫描通路，从而构成一条扫描链。由于这条扫描链分布在芯片边缘，因此被称为Boundary Scan。总之，该模式主要测试芯片IO上的信号，一般包含在function mode下面。

Macro Test

该模式下，主要测试一些Analog模块以及其他一些IP。

IDDQ

IDDQ全称 Integrated Circuit Quiescent Current，即静态电源电流，这是一种主要检测器件漏电的模式。IDDQ测试目的是测量逻辑状态验证时的静止（稳定不变）的电流，并与标准静态电流相比较以提升测试覆盖率。

IDDQ测试运行一组静态IDD测试的功能序列，在功能序列内部的各个独立的断点，进行6~12次独立的电流测量。测试序列的目标是，在每个断点验证总的IDD电流时，尽可能多地将内部逻辑门进行开-关的切换，toggle率尽可能高。 IDDQ测试能直接发现器件电路核心是否存在其他方法无法检测出的较小的损伤。

好了，Mode的介绍就到此为止了。我们平时的mcmm文件里并不会分得这么细，大部分Mode都会合并，一般最后剩下的只有function, scan shift, asst等几个主要的模式，其他的可以通过设置case值来切换。